공통원인고장(CCF) 대응 다양성 및 심층방어 기술개발

목 차 연구 개요

결론

1

2 연구 결과

3 추후 연구계획

4

3 3

연구개요(1/4)

<원전 디지털 MMIS 패키지>

필요성

KNICS+Nu­Tech 2012 사업으로 MMIS 국산화 및 신울진 1,2 적용

원전에 디지털 MMIS 시스템이 설치되면서

마이크로프로세서, 소프트웨어, 통신망 사용으로 예상되는

CCF(공통원인고장)로 인해 다중화된 안전계통 전체가 불능되는 인허가 현안 기술 개발

4 4

CCF 대책

서로 다른 동작방식을 갖는 제어기기를 채택한 다양성 및 심층방어(Defense-in-Depth &

Diversity) 설계를 통해 CCF 방지

국외 기술동향 Code & Standard

IEEE Std.7-4.3.2-2010

IEC62340

NUREG/CR-6303

미국(WEC)

PLC(AC160)에 추가하여 FPGA기반

플랫폼(ALS) 확보(CS Innovation 합병)

NRC 인허가 획득

우크라이나(Radiy)

안전등급 FPGA기반 플랫폼 : 불가리아 원전 적용

핀란드(TVO 올킬루토4호기)

안전등급(PLC), 비안전등급(DCS), Single Loop Controller에 추가하여 FPGA 플랫폼 요구

BP 2

CHANNEL A CHANNEL DCHANNEL CCHANNEL B

BP 1

CP 2CP 1

ATIP

COMTR

BP 2BP 1

CP 2CP 1

ATIP

COMTR TR

BP 2BP 1

CP 2CP 1

ATIP

COMTR TR

BP 2BP 1

CP 2CP 1

ATIP

COMTR TRTR

TRIP-A

A B C D

TRIP-A

A B C D

TRIP-A

A B C D

TRIP-A

A B C D

INIT.

LOGIC

INIT.

LOGIC

INIT.

LOGICINIT.

LOGIC

연구개요(2/4)

<원전 디지털 MMIS 패키지>

국내 개발동향

원전기술혁신사업『원전 디지털 안전계통 국제경쟁력 강화 핵심기술 개발』

2010. 11~2013.10(3년), 약60억원(정부출연금 기준) 연구결과

안전등급 FPGA 제어기기 시제품 개발 안전등급 다중화(이중화 및 삼중화) PLC 제어기기 시제품 개발 PLC/FPGA 제어기기를 활용한 CCF 대응 다양성/심층방어 안전계통 예비설계

안전등급FPGA 제어기기 시제품 안전등급 다중화 PLC 시제품 CCF 대응 안전계통 예비설계

KAERI/두산 KAERI/포뉴텍 KAERI

CH. A

SYNCHRONIZING

CIRCUIT

SYNCHRONIZING

CIRCUIT

CURRENT

MONITOR

PH2

CURRENT

MONITOR

PH2

CEDMCS 1 CEDMCS 2 CEDMCS 3 CEDMCS 4

CURRENT

STATUS

TO RPS

CB A

CB C

CB B

CB D

CEDM MG CONTROL

CABINETS

340V, 3PH, 60HZ

BUS #1

TRIP CIRCUIT

BREAKER STATUS

TO RPS

340V, 3PH, 60HZ

BUS #2

BP-A1 CP-A1Field

Signals

From

Ch. B, C, D

BP 1

From

Ch. B, C, D

BP 2

A

I

BP-A2A

ICP-A2

Channel A Bistable &

Coincidence Processor

DO

DO

DO

DO

IRIR

WDT1

Contack

WDT2

Contack

120 VAC Vital Bus120 VAC Vital Bus

120 VAC

CH. B

BP-B1CP-B1

From

Ch. A, C, D

BP 1

From

Ch. A, C, D

BP 2

A

I

BP-B2A

ICP-B2

Channel B Bistable &

Coincidence Processor

DO

DO

DO

DO

IR IR

WDT1

Contack

WDT2

Contack

120 VAC Vital Bus120 VAC Vital Bus

120 VAC

CH. C

BP-C1 CP-C1

From

Ch. A, B, D

BP 1

From

Ch. A, B, D

BP 2

A

I

BP-C2A

ICP-C2

Channel C Bistable &

Coincidence Processor

DO

DO

DO

DO

IRIR

WDT1

Contack

WDT2

Contack

120 VAC Vital Bus120 VAC Vital Bus

120 VAC

CH. D

BP-D1CP-D1 Field

Signals

From

Ch. A, B, C

BP 1

From

Ch. A, B, C

BP 2

A

I

BP-D2A

ICP-D2

Channel D Bistable &

Coincidence Processor

DO

DO

DO

DO

IR IR

WDT1

Contack

WDT2

Contack

120 VAC Vital Bus120 VAC Vital Bus

120 VAC

Field

Signals

Field

Signals

Field

SignalsField

Signals

Field

Signals

Field

Signals

연구개요(3/4)

현재 연구 결과물

6

최종목표

안전등급 FPGA 제어기기 안전등급 다중화 PLC CCF 대응 안전계통

상용제품 완성

인허가 신청용 설계/검증 문서 완성

CCF 대응 다양성/심층방어 안전계통 시제품 개발 및 적합성평가

연구개요(4/4)

7 7

모듈 특징 비고

다중화 선택적 다중화 (최대 삼중화) • Compact 구조 • 다중화 유연성 버스 Serial, 이중화

프로세서 모듈 266 MHz CPU • 성능개선

통신 모듈 20 Mbps, 64노드 이상 • 성능개선 (대용량)

운영 체제 원전기반 Deterministic Supervisory 기능보유 (보안, 감시)

• 결정론성 강화 • 안전감시 기능 추가

백플레인

버스 마스터

프로세서

통신

안전등급 다중화 PLC 제어기기 시제품 개발

핵심모듈 개발 : 프로세서, 운영체제, 버스, 통신

연구결과(1/4)

8 8

안전등급 FPGA 제어기기 시제품 개발

서브랙, 버스, 연산모듈, 입출력모듈, 통신모듈

모듈 특징 비고

서브랙/버스 19인치, 6U, 20 Slots/직렬버스 • 자연 공랭식/최대 4중 멀티연산 처리

연산모듈 단일/멀티 연산모듈 Flash FPGA (ACTEL), 80 MHz Clock

복합 연산모듈 AI/AO/DI/DO 내장 • 독립적 공정처리 가능

입출력모듈 (AI,AO/DI,DO) 16 채널/32 채널, Fail-Safe • 핫스왑 기능, 자가진단 • 온라인 Calibration

통신모듈 (데이터링크/네트워크) 5~10 Mbps/100 Mbps

버스

연산모듈

DI 모듈

DO 모듈

AI 모듈

AO 모듈

연구결과(2/4)

9 9

CCF 대응 안전계통 예비설계

개별 제어기기 기반 안전계통 예비 설계

복합 제어기기 기반 다양성 안전계통 예비설계

연구결과(3/4)

10

추후연구계획(1/4)

CCF 대응 안전계통/제어기기 개발

CCF 대응을 위한 안전계통/제어기기 개발

PLC 기반 제어기기 완제품/인허가 문서 개발

FPGA 기반 제어기기 완제품/인허가 문서 개발

CCF 대응 안전계통 시제품 개발/적합성 평가

인허가 확보/검증 기술 개발

소프트웨어 확인/검증(V&V) 및 안전성 분석

품질보증

형상관리

완제품

품질보증 및 형상관리

소프트웨어 확인 및 검증

상용기기 인증

PLC 제어기기 시제품

FPGA 제어기기 시제품

CCF 대응 안전계통 시제품

+

인허가/개발문서

PLC 제어기기 검증

FPGA 제어기기 검증

CCF 대응 안전계통 적합성 검증

11 11

항목 목표 기존/타제품 수준 평가방법

PLC 제어기기

• 기능 - 단일랙상의 선택적 다중화 (최대 삼중화) - 결정론적인 스케줄링, 진단/감시 기능 • 성능 - 5 ms scan resolution, 1ms tick - 64노드, 20 Mbps 이상의 데이터 통신

- CPU 이중화, 물리적 삼중화 - 비 결정론적 -10 ms, 2 m tick - 32 노드, 1.5 Mbps

세계최고

• 개발 시험보고서 및 공 인 기 관의 시험 성적서

• 독립 검증 시 험 보 고서

• 인허가 적합성 심사

FPGA 제어기기

• 기능 - 단일랙상의 4중화 멀티연산 기능 - 입출력, 통신기능을 포함한 통합모듈 • 성능 - 장치 가용도 0.995 - 10ms scan time, 1 ms scan resolution

- 해당 기능 없음

- 100 msec 이하 (*일반 요건) - 0.99 이상 (*일반요건)

CCF 대응 안전계통

• 다양성 수준 1.2 이상 (NUREG/CR-7007 기준)

• 다양성 수준 0.9 ~ 1.35 * 1.35 : Sizewell, 아날로그 적용 * 울진 5&6 : 0.95

CCF 대응 안전계통/제어기기 상세 기술 목표

추후연구계획(2/4)

12 12

KAERI (주관기관)

검증

두산 (참여)

단국대 (참여)

슈어 소프트테크

(참여)

포멀웍스 (참여)

KAERI (주관기관)

개발

포뉴텍 (참여)

확인 및 검증

확인 및 검증

총괄 품질보증/형상관리 제어기기 안정성분석 안전계통 검증

FPGA 제어기기 단위시험

티보그 (참여)

PLC 제어기기 개발

FPGA 제어기기 개발

추진전략

추후연구계획(3/4)

개발 검증

1차년도 2차년도 3차년도

설계, 1차 시제품 완성

설계 확인

시험, 시제품 보완

설계 검증

종합시험, 문서 완료

설계확인 및 검증 완료

System Design

기능/성능 시험

종합/기능/성능 기기검증 시험

Component Design

1차 시제품 2차 시제품 개발문서 완료

QA/CM V&V

(CT/IT/ST) V&V (SRS/

SDS/CT/IT/ST) V&V Plan

Safety Plan V&V (SRS/ SDS/Code)

Safety Analysis

Safety Analysis

추후연구계획(4/4)

추진일정

14 14

결론

CCF (공통원인고장)로 인해 다중화된 안전계통 불능을 방지하기 위하여

서로 다른 동작 방식을 갖는(PLC 기반 + FPGA 기반) 제어기기를 채택한

다양성 및 심층방어 (Defense-in-Depth & Diversity) 설계를 통해 CCF 방지

개발 조직

PLC 기반 제어기기 완제품/인허가 문서 개발

FPGA 기반 제어기기 완제품/인허가 문서 개발

CCF 대응 안전계통 시제품 개발/적합성 평가

검증 조직

소프트웨어 확인/검증(V&V) 및 안전성분석

품질보증

형상관리

15

Korea Atomic Energy Research Institute