CONVERSIONE ANALOGICO-DIGITALE, A/D

Uscitadigitale

ConvertitoreA/D

D1, D2, …Dn

Ingressoanalogico

Grandezza diriferimento

VFS, IFS

Vin oppure Iin

D1D2…Dn

BIT più significativo –MSB, Most Significant Bit

BIT meno significativo – LSB, Least Significant Bit

Parola digitale di uscita

N è il numero decimale intero corrispondente alla parola digitale D1D2…Dn:0

n2n

21n

1 2D...2D2DN

ADC, Analog to Digital Converter

RELAZIONE INGRESSO-USCITA di un ADC IDEALE

Codice di uscita

000

001

010

011

100

101

110

111

1/8 1/4 1/2 3/4 1

Tensione di ingresso

Vin/VFS

Intervallo di valori Vin a cui corrisponde lo stesso codice

nFS

2

VN

1 LSB

nFS

2

VRisoluzione Minima variazione

dell’ingresso in grado di produrre un

cambiamento nel codice di uscita.

ADC con 12 bit e VFS=10V

2.44mV di risoluzione.

ERRORE DI QUANTIZZAZIONE

000

001010

011

100

101

110

111

1/8 1/4 1/2 3/4 1 Vin/VFS

½ LSB

-½ LSB

Il codice di uscita SOTTOSTIMA la tensione di ingresso

Il codice di uscita SOVRASTIMA la tensione di ingresso

000

001

010

011

100

101

110

111

NON - LINEARITA’ DIFFERENZIALE

000

001

010

011

100

101

110

111

Larghezza del gradino

ERRORE di linearità differenzialeDNL, Differential Non Linearity

Scostamento tra la larghezza del gradino i-esimo ed il suo valore ideale di 1 LSB

000

001

010

011

100

101

110

111

1/4 1/2 3/4 1

Vin/VFS

Larghezza delgradino idealepari a 1 LSB.

ERRORE DI QUANTIZZAZIONE in ADC REALE

000

001010

011

100

101

110

111

1/4 1/2 3/4 1

½ LSB

-½ LSB

000

001

010

011

100

101

110

111

NON - LINEARITA’ INTEGRALE

000

001

010

011

100

101

110

111

1/4 1/2 3/4 1

ERRORE di linearità integraleINL, Integral Non Linearity

Scostamento tra il centro del gradino reale e quello teorico

Retta interpolatrice

ERRORE per un CODICE MANCANTE

Codice che non uscirà mai

000

001010

011

100

101

110

111

1/4 1/2 3/4 1

Vin/VFS

½ LSB

-½ LSB

1 LSBSe manca un codice, l’errore di quantizzazione è necessariamente maggiore di 1 LSB

ERRORE di GUADAGNO

000

001

010

011

100

101

110

111

1/8 1/4 1/2 3/4 1

Tensione di ingresso

Vin/VFS

Pendenza ideale

STRUTTURA BASE DEI CONVERTITORI

Segnale analogico da convertire

Tensione di riferimento

VX

VR(t)

-

+

VR(t) viene fatta variare con l’obiettivo di eguagliare VX (entro l’errore di quantizzazione del convertitore) :

Comparatore

LSB5.0)'t(VV RX

Insieme di coefficienti binari D1D2…Dn che generano VR(t’) (e quindi VX )

CONVERTITORE A CONTATORE-RAMPAPrincipio di funzionamento

VX

VR(t)

-

+

DACa n bit

CONTATOREa n bit

Codice digitale di USCITA

Clock (ck)

2n valori discreti di VR

VDAC

Segnale analogico in INGRESSO

t

LOGICA di CONTROLLO

VX

VR(t)

-

+

DACa n bit

CONTATOREa n bit

Codice digitale di USCITA

Clock (fck)

Segnale analogico in INGRESSO

S R

QQ

Flip - Flop

E.O.C.(End Of

Conversion)

Reset

CONVERTITORE A INSEGUIMENTOPrincipio di funzionamento

VX

VR(t)

-

+

DACa n bit

CONTATOREa n bit

Codice digitale di USCITA

Clock (ck)

Segnale analogico in INGRESSO

Logica

Up

Down

ANDAMENTO del SEGNALE

VX

VR(t)

-

+

DACa n bit

CONTATOREa n bit

Codice digitale di USCITA Clock

LogicaUp

Down

t

VR(t),VX

VX

1 LSB

VR(t), segnale in uscita dal DAC

PERDITA di ACQUISIZIONE

VX

VR(t)

VR(t),VX Fronte rapido di VX

Perdita di acquisizione

Il DAC ha perso l’aggancio

La parola immagazzinata dal contatore NON è rappresentativa di VX

FREQUENZA MASSIMA di AGGANCIO

inFS0t

inFS fV)tf2sin(2

V

dt

d

Massima velocità di variazione dell’uscita del DAC:

cknFS

ck f2

VfLSB1

clockdiPeriodo

LSB1

nck

incknFS

inFS2

ffcuidaf

2

VfV

Massima velocità di variazione dell’ingresso sinusoidale VX:

VFS t=0

1/fin

CONVERTITORE ad APPROSSIMAZIONI SUCCESSIVE

VX

VR(t)

-

+

DACa n bit

LOGICA di CONTROLLO

SAR – Successive Approximation Register

Codice digitale di USCITA

Clock

Segnale analogico in INGRESSO

Start

E.O.C.

000

Esempio di approssimazioni successive

t

VR(t),VX

VX

100VR(t)

VFS

2

VFS

0

4

V3 FS

4

VFS

110

101

100

Codice finale

T 2T 3T 4T

001

010

011

100

101

110

111

FREQUENZA MASSIMA del SEGNALE da CONVERTIRE

inFS0t

inFS fV)tf2sin(2

V

dt

d

Durata della conversione :ck

Conv f

nT

n

ckinn

FS

ckinFS

2n

f5.fcuida

2

V5.

f

nfV

Massima velocità di variazione di un ingresso sinusoidale :

E’ fondamentale che il segnale di ingresso resti costante entro ±½LSB durante il tempo di conversione

Esempio : ADC a 10 bit e fck=1 MHz fin< 16 Hzper un segnale sinusoidale con ampiezza picco-picco pari a VFS

PRINCIPIO della CONVERSIONE A “DOPPIA RAMPA”

Segnale analogico da convertire

Tensione FISSA di riferimento

VX

-VREF

-

+

R C

VU

S2

S1

, pendenza costante perché VREF, R e C costanti.

Vo

1X

U TRC

VV

RC

VREFRC

VXPendenza

T1 T2

Tempo fisso (S1 chiuso e S2 aperto)Tempo variabile con VX (S1 aperto e S2 chiuso)

Si misura T2 per avere VX

RELAZIONI TEMPO-AMPIEZZA

Note VREF e T1 e misurando T2 si risale a VX

, pendenza costante perché VREF, R e C costanti.

Vo

2REF

1X

o TRC

VT

RC

VV

RC

VREFRC

VXPendenza

T1 T2

Tempo fisso Tempo variabile con VX

1

2REFX T

TVV

Non dipende dai parametri costruttivi del circuito integratore !

CONVERTITORE A/D a “DOPPIA RAMPA”

VX

-VREF

-

+

R C

Vo

S2

S1 LOGICA DI CONTROLLO

CONTATOREa n bitN

E.O.C.

Start

Segnale analogico in INGRESSO

-

+

t=0

Clock (ck)nREFX

2

NVV

TEMPI di CONVERSIONE

Il tempo di conversione, Tc=T1+T2, varia proporzionalmente a VX :

TCmin quando VX = 0V TCmin = T1

TCmax quando N=2n , cioè T1=T2 ck

n

maxC f

22T

Velocità di conversione relativamente bassa

Esempio : DAC a 10 bit e fck=1 MHz (periodo 1 s)

Tcmax 2 ms 500 conversioni/s

SIGNIFICATIVITA’ DELLA CONVERSIONE anche con VX VARIABILE

T1VIN T2

|VX|

|VREF|

T1Vo T2

1X

U TRC

VV

1X

1T

0

XU TV

RC

1dt

RC

)t(VV

nREFX2

NVV

Segnale all’ingresso Segnale all’uscita(dopo l’integrazione)

La parola digitale che si ottiene alla fine della conversione rappresenta il VALORE MEDIO del segnale all’ingresso nell’intervallo T1

SIGNIFICATIVITA’ DELLA CONVERSIONE anche con VX VARIABILE

T1VIN T2

|VX|

|VREF|

T1Vo T2

1X

U TRC

VV

1X

1T

0

XU TV

RC

1dt

RC

)t(VV

nREFX2

NVV

Segnale all’ingresso Segnale all’uscita(dopo l’integrazione)

La parola digitale che si ottiene alla fine della conversione rappresenta il VALORE MEDIO del segnale all’ingresso nell’intervallo T1

CONVERTITORE “Flash”

-+

-+

-+

-+

-+

-+

-+

VXSegnale analogico

in INGRESSO

CODIFICATORE .LOGICO

3R/2

R

R

R

R

R

R

R/2

VFS

D3

D2

D1

Per fare un convertitore a n bit

occorrono 2n-1 comparatori !

Viene confrontato in parallelo da

(2n-1) comparatori

CONVERTITORI NON-LINEARI

Segnale di ingresso Con ADC lineare occorrono 20 bit

Si preferisce una codifica NON LINEARE

in cui la risoluzione sia una percentuale fissa della ampiezza

del singolo campione

10 V

10 mV

Risoluzione di 0.1% 10 mV

Risoluzione di 0.1% 10 V

!210V10

V10 206

CONVERTITORE A/D BIPOLARI

ADCUNIPOLARE

Segnale analogico in INGRESSO

±VX

S2

S1

LOGICA DI CONTROLLO

INTERRUTTORI

Vo -

+

-

+

R

R

Codice digitale di USCITA