Construo e Teste de um Prottipo de Conversor

Matricial

Lus Miguel Rosa Colao

Dissertao para obteno do Grau de Mestre em

Engenharia Electrotcnica e de Computadores

Jri

Presidente: Prof. Paulo Jos da Costa Branco

Orientadores: Prof. Jos Fernando Alves da Silva

Prof(a). Snia Maria Nunes dos Santos Paulo Ferreira Pinto

Vogal: Prof. Joaquim Jos Rodrigues Monteiro

Outubro de 2011

Agradecimentos

Agradeo a todas as pessoas que me apoiaram e ajudaram no decorrer da execuo deste

trabalho de dissertao.

Quero comear por agradecer aos professores que me orientaram e acompanharam na

realizao desta tese de mestrado, pois sem eles tudo teria sido muito mais difcil. Um muito

obrigado ao Prof. Fernando Silva, Prof. Snia Pinto e ao Prof. Joaquim Monteiro, pela

constante disponibilidade, dedicao e pacincia que sempre demonstraram para comigo.

Em segundo lugar, quero agradecer D. Nomia pelo apoio e pela disponibilidade na resoluo

dos assuntos administrativos e ainda ao Sr. Duarte que sempre disponibilizou as ferramentas

necessrias para a execuo do trabalho laboratorial.

Um obrigado muito especial a todos os meus colegas do Instituto Superior Tcnico, pelo

companheirismo e amizade partilhada durante todos os anos do meu percurso acadmico.

Por ltimo e no menos importante, queria deixar um especial agradecimento minha famlia,

pelo apoio prestado durante a execuo deste trabalho de dissertao.

A todas estas pessoas o mais sincero obrigado!

II

III

Resumo

O objectivo deste trabalho projectar, construir e testar um prottipo laboratorial de um

conversor de potncia AC/AC directo, designado por Conversor Matricial (CM). Espera-se que

prottipo tenha maior rendimento do que os actuais conversores AC/AC indirectos, reduzindo o

custo, volume e peso.

Durante este trabalho, foi dimensionado e construdo um conversor matricial composto por um

circuito de potncia que engloba: os mdulos de potncia que realizam os interruptores

bidireccionais (IB), os circuitos de disparo dos semicondutores de potncia, circuitos de

proteco contra sobretenses com dodos zener e varistores do tipo MOV e um filtro LC passa-

baixo de ligao REE. De forma a garantir que as comutaes dos semicondutores so

realizadas em segurana utilizado um processo de comutao a quatro passos, baseado no

sinal das correntes de carga, implementado numa FPGA. O circuito de controlo digital,

implementado num DSP, executa a tcnica de modulao PWM de Venturini. Para garantir o

adequado funcionamento do conversor efectuada a aquisio das correntes de carga,

necessrias ao processo de comutao a quatro passos, e das tenses de entrada, necessrias

ao processo de modulao.

O CM construdo foi testado, alimentando uma carga indutiva a partir da REE. Dos resultados

obtidos conclui-se que este funciona de acordo com o esperado, apresentando na sada tenses

comutadas e correntes sinusoidais tpicas de um Conversor Matricial.

Palavras-Chave: Conversor Matricial, Semicondutores de Potncia, Interruptores Bidireccionais, Modulao PWM de Venturini.

IV

Abstract

The aim of this work is to design, build and test a prototype of a direct AC/AC power converter,

usually known as Matrix Converter (MC). When compared to an AC/AC indirect converter, it is

expected that the efficiency of this converter is higher, guaranteeing at the same time reduced

cost, volume and weight.

In this work the power module of the matrix converter is sized and built. This module includes the

association of power semiconductors performing as bidirectional switches, the semiconductors

driving circuits, the over voltage protection circuits using zener diodes and MOV varistors and a

low pass filter used to connect the converter to the grid. To guarantee the semiconductors safe

switching, a four step commutation strategy based on the load currents signals is used and

implemented in a FPGA. The digital control circuit is implemented in a DSP, using the Venturini

PWM modulation strategy. To guarantee the converter adequate operation, the load currents and

the grid voltages are measured as they are necessary to guarantee the semiconductors

commutation process, and necessary to the high frequency modulation strategy.

The matrix converter was tested feeding an inductive load from the grid. The obtained results are

according to the expected, showing the load switched voltages and nearly sinusoidal currents.

Keywords: Matrix Converter, Power Semiconductors, Bidirectional Switches, Venturini PWM Modulation.

V

ndice

1. Introduo ........................................................................................................................................ 1

1.1 Enquadramento do tema de dissertao .............................................................................. 2

1.2 Objectivos da dissertao .................................................................................................... 3

1.3 Organizao da dissertao ................................................................................................. 3

2. Dimensionamento de um Conversor Matricial .............................................................................. 4

2.1 Esquema Geral do Conversor Matricial ................................................................................ 4

2.1.1 Circuito de Potncia ...................................................................................................... 5

2.1.2 Circuito de Comando .................................................................................................... 7

2.1.3 Circuito de Controlo ...................................................................................................... 8

2.1.4 Circuitos de Aquisio................................................................................................. 10

2.2 Dimensionamento .............................................................................................................. 12

2.2.1 Semicondutores de Potncia ...................................................................................... 12

2.2.2 Dissipador ................................................................................................................... 13

2.2.3 Filtro de Entrada ......................................................................................................... 14

2.2.4. Circuitos de Proteco Contra Sobretenses ............................................................ 18

2.2.5 Dimensionamento do Circuito de Disparo ................................................................... 20

2.2.6 Fontes de Alimentao Comutadas ............................................................................ 25

2.2.7 Circuitos Auxiliares de Aquisio de tenses e correntes ........................................... 26

3. Circuito Impresso para o Conversor Matricial ............................................................................ 28

3.1. Esquema Geral da Placa de Circuito Impresso ................................................................. 28

3.2. Medidas a considerar para reduo do rudo EMI............................................................. 29

3.3. Determinao da largura das pistas .................................................................................. 30

3.4. Determinao do espaamento entre pistas ..................................................................... 32

3.5. Circuito de disparo ............................................................................................................ 32

3.6. Circuito do filtro de entrada e circuito de proteco .......................................................... 35

3.7. Layout global da placa de circuito impresso ...................................................................... 38

4. Ensaios Laboratoriais do Conversor Matricial ........................................................................... 39

4.1 Introduo .......................................................................................................................... 39

4.2. Teste de validao do circuito de disparo ......................................................................... 39

VI

4.3. Teste de validao do circuito de aquisio das correntes ................................................ 42

4.4. Teste do funcionamento global do Conversor Matricial ..................................................... 43

5. Concluses e Perspectivas de Trabalho Futuro ......................................................................... 45

5.1 Concluses ......................................................................................................................... 45

5.2 Perspectivas de trabalho futuro .......................................................................................... 45

Referncias ......................................................................................................................................... 47

Anexos ................................................................................................................................................ 48

A: Lista de Componentes ......................................................................................................... 48

B: Datasheet do Mdulo Integrado DANFOSS 1200V/25A (Interruptores Bidireccionais) ....... 50

C: Datasheet do Acoplador ptico TLP250(INV) ..................................................................... 51

D: Datasheet das Fontes de Alimentao Comutadas NMV0515SC ....................................... 52

E: Datasheet do Mdulo Integrado (dispositivo similar considerado no clculo de perdas dos

mdulos de potncia) ............................................................................................................... 54

F: Programa de clculo dos parmetros do filtro de entrada .................................................... 55

G: Datasheet do Transdutor de Corrente (LA 25-NP) .............................................................. 57

H: Datasheet do Transdutor de Tenso (LV 25-P) ................................................................... 58

I: Datasheet do Varistor (V420LA20AP) ................................................................................... 59

J: Datasheet do Dodo de Zener (1N4647A) ............................................................................ 60

K: Layout do circuito impresso das camas top layer e bottom layer .................................... 62

K1 Camada top layer ...................................................................................................... 62

K2 Camada bottom layer ................................................................................................ 63

L: Fotografia do Conversor Matricial construdo ....................................................................... 64

M: Condensadores do filtro de entrada e Circuito de Proteco .............................................. 64

VII

Lista de Figuras

Figura 2.1 Esquema geral do Conversor Matricial ...................................................................... 4

Figura 2.2 Esquema do circuito equivalente do Mdulo Integrado (MI) Interruptores

Bidireccionais (extrado do anexo B). ............................................................................................. 5

Figura 2.3 Circuito de proteco da porta de comando do SP, com diodos de Zener em anti-

srie. ............................................................................................................................................... 7

Figura 2.4 Comutao entre dois IB (sentido positivo da corrente) ............................................ 9

Figura 2.5 Comutao entre dois IB (sentido negativo da corrente). ........................................ 10

Figura 2.6 - Esquemtico do circuito de aquisio de correntes (extrado de [Anibal Menido e

Jos Antunes, 2002]) .................................................................................................................... 11

Figura 2.7 Esquema monofsico do filtro LC entrada do Conversor Matricial, com resistncia

de amortecimento representada por ZRf, em paralelo com a bobine. ........................................... 14

Figura 2.8 Resistncias de descarga colocadas em paralelo com os condensadores do filtro de

entrada. ........................................................................................................................................ 17

Figura 2.9 Representao do Circuito de Proteco a Varistores entrada e sada do

Conversor Matricial. ...................................................................................................................... 18

Figura 2.10 Curva caracterstica do dodo de Zener. ................................................................ 20

Figura 2.11 Circuito de disparo dos semicondutores de potncia (extrado do datasheet do

integrado com a referncia TLP250(INV), 2009). ......................................................................... 21

Figura 2.12 Circuito de entrada do acoplador ptico. ............................................................... 21

Figura 2.13 Resistncia porta-emissor, RGE, para descarga das capacidades parasitas na

porta de comando do SP. ............................................................................................................. 22

Figura 2.14 Circuito de anlise do regime transitrio do semicondutor de potncia IGBT (J.

Silva, 2009)................................................................................................................................... 23

Figura 2.15 Circuito RLC na porta de comando do IGBT. ........................................................ 24

Figura 2.16 Esquema representativo dos pontos de emissor comum entre os semicondutores

de potncia de cada um dos MI de potncia. ............................................................................... 25

Figura 3.1 Esquema Geral do Conversor Matricial. .................................................................. 28

Figura 3.2 Diagramas para determinao das larguras das pistas do CI (extrado da norma

IPC-IC2221, 1998: 38) .................................................................................................................. 30

Figura 3.3 Esquemtico do circuito de disparo de um dos mdulos de potncia. .................... 33

Figura 3.4 Layout do circuito de comando (face superior). ....................................................... 34

Figura 3.5 Layout do circuito de comando (face inferior). ......................................................... 34

Figura 3.6 Esquemtico das fases de entrada e sada do Conversor Matricial ........................ 35

Figura 3.7 Esquemtico do circuito do filtro de entrada com resistncias de descarga, RD, e

circuito de proteco com varistores. ........................................................................................... 36

Figura 3.8 Layout do circuito do filtro de entrada com resistncias de descarga, RD, e circuito

de proteco com varistores......................................................................................................... 37

Figura 3.9 Layout global da placa de circuito impresso do Conversor Matricial (dupla camada).

..................................................................................................................................................... 38

VIII

Figura 4.1 Esquema da montagem laboratorial realizada para teste do CM............................. 39

Figura 4.2 Esquema genrico do circuito de disparo (extraido do datasheet do acoplador ptico

com a referncia TLP250(INV) da TOSHIBA). .............................................................................. 40

Figuras 4.3 Sinal de entrada do circuito de disparo, fornecido pelo circuito de controlo. .......... 40

Figura 4.4 Sinal de comando imposto pelo circuito de disparo na porta de comando do

semicondutor de potncia IGBT. ................................................................................................... 41

Figura 4.5 Sinal de entrada (CH1) e sinal de comando (CH2). ................................................. 41

Figura 4.6 Teste do circuito de identificao do sentido e da localizao das correntes de

carga. ............................................................................................................................................ 42

Figura 4.7 - Tenso simples de sada. ......................................................................................... 43

Figura 4.8 - Tenso composta de sada. ...................................................................................... 44

Figura 4.9 - Corrente de sada do Conversor Matricial. ............................................................... 44

IX

Lista de Tabelas

Tabela 1 Resultados obtidos no dimensionamento do filtro. ..................................................... 16

Tabela 2 - Resistncias de amortecimento das oscilaes. ......................................................... 25

Tabela 3 Quadro resumo do nmero de fontes de alimentao. .............................................. 26

Tabela 4 Converses de unidades. ........................................................................................... 31

Tabela 5 - Nveis de afastamento entre as diversas pistas segundo diversos nveis de tenses

(tabela 6-1 Electrical Conductor Spacing pgina 39). ................................................................... 32

X

Lista de Smbolos

Factor de amortecimento

C Constante de tempo de carga/descarga do condensador

Resistncia equivalente interna do conversor

Frequncia natural das oscilaes no amortecidas

C Capacidade

C Capacidade equivalente (ligao em tringulo)

CCE Capacidade equivalente parasita colector-emissor

CCG Capacidade equivalente parasita colector-porta

Ceq Capacidade equivalente

Cf Condensador do filtro de entrada (capacidade)

CGE Capacidade equivalente parasita porta-emissor

CISS Capacidade de entrada

COSS Capacidade de sada

CRSS Capacidade de transferncia inversa

Cs Capacidade parasita equivalente

CY Capacidade equivalente (ligao em estrela)

fC Frequncia de corte

FP Factor de potncia

frede Frequncia da rede

fS Frequncia de comutao

ICC Corrente de Curto-Circuito

Ief Valor eficaz da corrente

IF Corrente de Threshold de entrada

Io Corrente de sada

IPN Corrente nominal no primrio

Is Corrente na fase do Conversor Matricial

ISN Corrente nominal no secundrio

IZ Corrente de zener

Lf Bobine do filtro de entrada (indutncia)

XI

LS Indutncia parasita equivalente

Po Potncia de sada

PRd Potncia da resistncia de descarga

PVA Potncia (Volt-Ampere)

PW Potncia (Watt)

PZ Potncia dissipada no dodo de zener

Q Factor de qualidade

Rd Resistncia de descarga (do condensador do filtro de entrada)

Rf Resistncia de amortecimento do filtro de entrada

RG Resistncia de amortecimento das oscilaes de porta

RG2 Resistncia de amortecimento das oscilaes de porta

RGE Resistncia de descarga porta-emissor

RIN Resistncia de entrada do circuito de disparo

Rths-a Resistncia trmica dissipador-ambiente

Tj Temperatura de juno

VCA Tenso de circuito aberto

VCC Tenso de curto-circuito

VCC Tenso de alimentao do fotodiodo

VDC Tenso da fonte DC

Vef Valor eficaz de tenso

VLED Tenso de polarizao do LED

VLSTTL Tenso de polarizao da porta inversora

Vo Tenso de sada

Vs Tenso composta nas fases do Conversor Matricial

VV Tenso de trabalho do varistor

VZ Tenso de Zener

Zcarga Impedncia de Carga

ZCf Impedncia do condensador (filtro de entrada)

Zf Impedncia caracterstica do filtro de entrada

ZLf Impedncia da bobine (filtro de entrada)

XII

ZRf Impedncia da resistncia de amortecimento (filtro de entrada)

Zth Impedncia de Thvenin

XIII

Lista de Acrnimos

AC Alternating Current

CI Circuito Impresso

CM Conversor Matricial

DC Direct Current

DIR Direction Control Input

DSP Digital Signal Processor

EMI Electromagnetic Interference

FPGA Field Programmable Gate Array

GND Ground

GS Gerador Sncrono

IB Interruptor Bidireccional

IGBT Insulated Gate Bipolar Transistor

LED Light Emitting Diode

MC Matrix Converter

MIDA Mquina de Induo Duplamente Alimentada

MOV Metal Oxide Varistor

OE Output Enable

PWM Pulse Width Modulation

REE Rede de Energia Elctrica

SEE Sistema de Energia Elctrica

SP Semicondutor de Potncia

SPC Semicondutor de Potncia Comandado

SVM Space Vector Modulation

1

1. Introduo

Os conversores electrnicos de potncia AC-AC permitem transferir energia de uma fonte

alternada sinusoidal para uma carga, sob a forma de grandezas elctricas alternadas sinusoidais,

com tenses, correntes ou frequncia diferentes da fonte. De uma forma genrica, estes

conversores so constitudos por semicondutores de potncia que operam em comutao, a uma

frequncia que dever ser muito superior frequncia fundamental das grandezas (tenses e

correntes) de entrada e de sada do conversor.

Os conversores AC-AC podem ser classificados em dois grupos distintos: os conversores

indirectos (AC-DC-AC) e os conversores AC-AC directos. De um modo geral, os conversores

indirectos so constitudos pela associao de dois conversores: um rectificador (converso AC-

DC) e um inversor (converso DC-AC). Estes dois conversores so ligados atravs de um andar

intermdio DC de armazenamento de energia, habitualmente constitudo por condensadores

electrolticos, que aumentam de forma considervel o peso e as dimenses do conversor,

originando tambm perdas adicionais, com consequente reduo do rendimento global.

Nas ltimas dcadas, o desenvolvimento da indstria de semicondutores tem permitido a sua

operao a tenses, correntes e frequncias de comutao mais elevadas. Simultaneamente, o

aparecimento de mdulos integrados de semicondutores de potncia, que permitiram o aumento

de densidade de potncia e a reduo de efeitos parasitas, associado melhoria dos circuitos de

comando e controlo, tm tornado cada vez mais atractiva a utilizao dos conversores AC/AC

directos.

Os Conversores Matriciais ou conversores AC/AC directos, no tm andar DC intermdio de

armazenamento de energia, podendo garantir rendimentos elevados, maior densidade de

potncia, com consequente diminuio do peso, dimenses e custo. Tm, no entanto, a

desvantagem de serem mais sensveis s perturbaes das tenses / correntes de entrada e de

sada do conversor. Esta desvantagem minimizada atravs da utilizao de filtros, circuitos de

proteco e controladores adequados.

Os Conversores Matriciais so tambm conhecidos por conversores directos de frequncia sem

restries, uma vez que so caracterizados por permitir a variao da frequncia fundamental

das tenses de sada, sem qualquer restrio em relao frequncia da fonte sinusoidal de

entrada (as limitaes so impostas unicamente pela frequncia de comutao dos

semicondutores e pelos circuitos de comando e de disparo utilizados). Estes conversores

permitem ainda regular o valor eficaz das tenses aplicadas na carga e o factor de potncia de

entrada e de sada (Pinto, 2003), garantindo o trnsito bidireccional de energia ( semelhana

dos conversores AC-DC-AC usuais). A comutao a frequncias elevadas permite que o rudo de

comutao seja superior banda de frequncias udio.

2

O sistema de potncia que constitui o conversor tem de ser comandado e necessrio utilizar

uma estratgia de comutao que permita colocar, em segurana, os semicondutores no estado

de funcionamento pretendido (ao corte ou conduo). Existem algumas tcnicas de comando,

sendo a tcnica de modulao PWM de Venturini uma das mais utilizadas, uma vez que

apresenta bons desempenhos e o algoritmo de controlo pode ser facilmente implementado em

DSP (Watthanasam et al, 1996). Por esse motivo, ser esta a tcnica de modulao utilizada nos

ensaios de teste deste Conversor Matricial.

Os conversores matriciais tm uma vasta gama de utilizao, nomeadamente em sistemas de

velocidade varivel, como so os sistemas de centrifugao, elevadores, escaladores e ainda, os

sistemas de gerao de energia elica, baseados em geradores sncronos e mquinas de

induo duplamente alimentadas (MIDA) (http://www.yaskawa.com/site).

com o objectivo de estudar e de adquirir competncias relacionadas com a Converso Matricial

que, neste trabalho de dissertao, se ir construir e testar um prottipo laboratorial de um

conversor matricial para posterior avaliao de desempenho e anlise de resultados.

1.1 Enquadramento do tema de dissertao

Nos ltimos anos, o aumento da carga elctrica aliado ao facto dos combustveis fsseis

(petrleo, carvo, o gs natural, e produtos nucleares) serem uma fonte de energia poluente e

no renovvel, tm motivado um aumento substancial do interesse em fontes de energia

alternativas. Tem crescido, assim, a aposta no desenvolvimento de solues tecnologicamente

inovadoras, aplicveis aos processos de converso de energia elctrica, a partir de matrias-

primas no poluentes e renovveis.

As melhorias tecnolgicas dos equipamentos tm possibilitado aumentar a integrao e melhorar

a eficincia de novos centros de produo, no Sistema de Energia Elctrica (SEE), tendo como

base as energias renovveis, no poluentes e baratas.

Este trabalho de dissertao vai ao encontro desta nova orientao adoptada pelas sociedades

actuais, em que se pretende o desenvolvimento de competncias e de solues tecnolgicas que

potenciem a rea das energias renovveis, obtendo-se resultados cada vez mais satisfatrios e

benficos s sociedades que nelas apostam.

neste contexto actual, que se pretende, neste trabalho de dissertao, projectar, construir e

testar um prottipo laboratorial de Conversor Matricial (conversor electrnico de potncia AC/AC

directo), que em desenvolvimentos futuros, possa ser aplicado e testado nesta situao.

http://www.yaskawa.com/site

3

1.2 Objectivos da dissertao

Este trabalho, tem como principal objectivo a construo e validao de um prottipo laboratorial

de um conversor electrnico de potncia AC/AC directo, normalmente designado por Conversor

Matricial, o que inclui:

- o projecto, dimensionamento e construo do Conversor Matricial;

- implementao laboratorial do Conversor Matricial;

- teste, avaliao de desempenho do prottipo laboratorial e respectiva anlise de

resultados.

1.3 Organizao da dissertao

Esta dissertao est organizada em seis captulos, bibliografia e anexos.

No Captulo I realizada a introduo ao tema deste trabalho de dissertao. feito um

enquadramento do tema de dissertao como sendo uma inovao tecnolgica que poder

potenciar a rea das energias renovveis, tema este que tem sido bastante debatido pelas

sociedades actuais. So ainda revelados os objectivos deste trabalho e a sua organizao;

No captulo II, que constitui o captulo fundamental desta tese, apresentado o esquema geral

do Conversor Matricial. De seguida, so explicados todos os dimensionamentos realizados para

os diferentes circuitos do conversor, tendo sempre como objectivo optimizar o seu

funcionamento.

No Captulo III so apresentados os esquemticos e respectivo layout para construo da placa

de circuito impresso, que ser a base para a construo do Conversor Matricial. So indicados

os cuidados tidos em conta na concepo das placas de circuito impresso de forma a minimizar o

rudo resultante das interferncias electromagnticas entre as pistas dos diferentes circuitos.

No Captulo IV so descritos os ensaios laboratoriais realizados e apresentados os respectivos

resultados obtidos.

No Captulo V so apresentadas as concluses resultantes do trabalho desenvolvido e ainda as

perspectivas de trabalho futuro.

4

2. Dimensionamento de um Conversor Matricial

Neste captulo apresentado o esquema geral do Conversor Matricial, com uma breve descrio

do mesmo. De seguida, so apresentados todos os dimensionamentos referentes aos circuitos

do conversor a construir.

2.1 Esquema Geral do Conversor Matricial

A figura 2.1 apresenta a composio geral do Conversor Matricial a construir, incluindo uma

perspectiva geral da interligao dos diferentes circuitos.

S11

S12

S13

S23

S21

S22

S31

S32

S33

R

S

T

W

U

V

Semicondutores de Potncia

(Interruptores Bidireccionais)

Dissipador

Filtro de Entrada

1 ... 18

Fontes de

Alimentao

Comutadas

+15V

0V

-15V

1 ... 18

1 ... 18

Circuito de Comando

(Acopladores pticos)

Estratgia de

Comutao a Quatro

Passos

(FPGA)

Circuito de Controlo

Modulao PWM de

Venturini

(DSP)

R

S

T

W

U

V

Circuito de

Proteco

(entrada)

Circuito de

Proteco

(sada)

Circuitos de

Aquisio de

Tenses

Circuitos de

Aquisio de

Correntes

Isolamento Galvnico

Circuito de

deteco do

sinal de

corrente

Figura 2.1 Esquema geral do Conversor Matricial

5

No esquema geral do conversor, h quatro tipos de circuitos a destacar. So eles o circuito de

potncia, o circuito de comando, o circuito de controlo e os circuitos auxiliares de aquisio.

2.1.1 Circuito de Potncia

Do circuito de potncia fazem parte: os semicondutores de potncia, o filtro de entrada LC e os

circuitos de proteco dos semicondutores.

Semicondutores de Potncia

No Conversor Matricial pretende-se que o processamento de energia elctrica seja efectuado de

forma bidireccional, ou seja, tanto da REE para a carga como da carga para a REE. Para que

isto seja possvel tm de ser utilizados dois semicondutores de potncia comandados ligados em

anti-srie, com dois diodos em anti-paralelo (Fig. 2.2), de modo que as correntes com sentidos

diferentes atravessem transstores e diodos diferentes. Formam-se assim Interruptores

Bidireccionais, ou seja, com comando conduo e ao corte e a possibilidade de ser percorridos

por correntes e suportar tenses nos dois sentidos, garantindo o trnsito bidireccional de energia.

Neste trabalho, para realizao dos IB, utilizaram-se mdulos integrados de potncia da

DANFOSS (anexo B). Cada um destes mdulos inclui trs Interruptores Bidireccionais, estando

os respectivos semicondutores comandados, transstores IGBT, ligados em colector comum, de

acordo com a figura 2.2.

Figura 2.2 Esquema do circuito equivalente do Mdulo Integrado (MI) Interruptores Bidireccionais

(extrado do anexo B).

6

A utilizao destes mdulos integrados de potncia traz vantagens na implementao prtica do

Conversor Matricial, pois permitem reduzir significativamente o volume do circuito de potncia,

reduzindo substancialmente o tamanho do prottipo laboratorial.

Filtro de Entrada

No interface entre a Rede de Energia Elctrica (REE) e os semicondutores de potncia que

compem os interruptores bidireccionais, utilizou-se um filtro passa-baixo LC. Com este filtro

pretendem minimizar-se as harmnicas de alta frequncia das correntes de entrada, que

resultam do processo de comutao dos semicondutores dos IB, de forma a preservar a

qualidade da energia do SEE. Por isso, necessrio realizar um dimensionamento criterioso do

filtro, de forma a que este contribua para uma melhoria significativa do desempenho do conversor

matricial a construir.

De entre vrias topologias possveis, escolheu-se a topologia LC com resistncia de

amortecimento em paralelo com a bobine (Fig. 2.1) porque, apesar de outras solues

permitirem igualmente reduzir o contedo harmnico das correntes de entrada, em geral, esta

topologia com a resistncia de amortecimento em paralelo com a bobina a que permite

minimizar as perdas (Pinto, 2003). Consequentemente, consegue obter-se um maior rendimento

do Conversor Matricial.

Circuitos de Proteco

O circuito de proteco tem como finalidade proteger os semicondutores de potncia de

sobretenses aos seus terminais. Durante o processo de comutao dos semicondutores, no

caso de ocorrer uma falha de comutao entre os IB que leve ao corte das correntes de carga

indutivas (variao muito rpida da corrente na carga, ou seja, derivada de corrente de valor

elevado), existe um crescimento abrupto da tenso aos terminais dos semicondutores. Estes

crescimentos de tenso podem levar a que sejam ultrapassados os valores mximos suportveis

pelos IGBT (sobretenses), e consequentemente dar origem sua destruio.

No prottipo laboratorial utilizam-se varistores de potncia, como circuito de proteco contra

sobretenses. Os varistores de potncia so componentes electrnicos, normalmente utilizados

para proteco de dispositivos semicondutores de potncia, e so caracterizados por limitarem

tenses ao valor definido pelo fabricante. Caso a tenso aos seus terminais exceda o valor para

o qual foi dimensionado, essa sobretenso dissipada na forma de calor pelo varistor, dando-se

um aquecimento da sua cpsula. Caso a sobretenso permanea, o varistor limita o valor de

tenso funcionando como uma fonte de tenso com uma resistncia interna e o dispositivo a

proteger salvaguardado. Os varistores utilizados neste trabalho, tm a referncia V420LA20AP

e so varistores do tipo MOV (Metal Oxide Varistor). Com estes varistores de potncia,

7

possvel reduzir significativamente o volume do circuito de proteco diminuindo, de igual forma,

as dimenses do Conversor Matricial.

Por outro lado, em caso de ocorrncia de sobretenses na porta do IGBT, sobretudo devido

existncia de indutncias parasitas nas pistas entre o circuito de disparo e os semicondutores,

aplicada uma tenso na porta do semicondutor superior ao admissvel o que pode causar a sua

destruio. Tratando-se, neste caso, de tenses bastante menores, a proteco do terminal de

comando do IGBT pode ser realizada colocando entre os terminais porta-emissor do

semicondutor dois diodos de zener dispostos em anti-srie, em ligao de nodo comum. Os

diodos de zener criam um caminho alternativo para a corrente sempre que ocorre uma

sobretenso entre os seus terminais, limitando e estabilizando a tenso na porta de comando

dos IGBT.

RGE

Figura 2.3 Circuito de proteco da porta de comando do SP, com diodos de Zener em anti-srie.

2.1.2 Circuito de Comando

O circuito de disparo tem como funo colocar conduo ou ao corte os semicondutores dos

IB, utilizando a informao que fornecida pelo circuito de controlo. Este circuito , basicamente,

constitudo por acopladores pticos que garantem o isolamento galvnico entre o circuito de

potncia e o circuito de controlo.

Acoplador ptico

Os acopladores pticos so dispositivos constitudos por um diodo emissor de luz LED e por um

fotodiodo ou fototransistor. As entradas e sada dos acopladores pticos encontram-se isoladas

electricamente. O funcionamento deste dispositivo baseia-se na energia libertada pelo LED sob a

forma de fotes que, atravessando o meio electricamente isolante, colocam o fotododo ou

fototransistor em conduo (J. Silva, 2009).

8

Uma vez que no circuito de potncia existem tenses elevadas no referenciadas ao mesmo

ponto de massa que o circuito de comando, com a utilizao destes acopladores pticos

consegue-se promover um isolamento galvnico entre os dois circuitos.

O acoplador ptico utilizado neste trabalho, tem a referncia TLP250(INV) (anexo C).

Fontes de Alimentao Comutadas

Estas fontes de alimentao so isoladas, isto , os terminais de polarizao (primrio) esto

galvanicamente isolados dos terminais de sada (secundrio). Tm como objectivo alimentar os

circuitos de disparo e o nmero de fontes de alimentao necessrias depende da topologia dos

IB e dimensionado no captulo 2.2.

As fontes de alimentao isoladas utilizadas neste trabalho tm a referncia NMV0515SC (anexo

D).

Octal Bus Transciever

Estes dispositivos funcionam como buffers dos sinais provenientes do circuito de controlo (FPGA

+ DSP).

2.1.3 Circuito de Controlo

O circuito de controlo constitudo por um DSP, onde esto implementados os algoritmos de

modulao, e por uma FPGA programada para realizar a estratgia de comutao a quatro

passos, garantindo que a comutao entre os semicondutores de potncia feita em segurana.

Modulao PWM de Venturini

Nos processos de modulao a alta frequncia existentes para o Conversor Matricial, os

algoritmos que apresentam melhores desempenhos so: a modulao PWM de Venturini

(Alesina et al, 1981) e a modulao vectorial SVM (Huber, Borojevic, 1992). Ambos os processos

de modulao podem ser facilmente implementados em DSP (Watthanasarn et al,1996)

permitindo velocidades de processamento adequadas.

Em ambos os processos de modulao as tenses pretendidas na sada so obtidas a partir de

fraces das tenses de entrada do conversor. As correntes pretendidas na entrada so obtidas

a partir de fraces das correntes de sada do conversor.

Neste trabalho utiliza-se o mtodo de modulao PWM de Venturini, uma vez que apresenta

baixos contedos harmnicos tanto nas tenses de sada como nas correntes de entrada e

permite um factor de potncia quase unitrio (ou ajustvel) na ligao REE (J. Monteiro, 2010).

9

Estratgia de Comutao a 4 Passos

Esta estratgia de comutao pode ser baseada na deteco do sentido da corrente de carga ou

na deteco do sinal das tenses compostas de entrada aplicadas aos IB envolvidos no

processo de comutao.

A estratgia utilizada neste trabalho foi a de comutao a quatro passos, baseada no sentido da

corrente na carga e implementada em FPGA (Monteiro, 2010). Esta escolha deve-se ao facto de

ser a estratgia que garante maior segurana nas transies e ainda evita a circulao de

corrente entre os IB que se encontram em comutao (Monteiro, 2010).

Quando dada ordem a um IB para conduzir, ambos os IGBT que o constituem esto

conduo, independentemente do sinal de corrente na carga. Supondo que se pretende comutar

a corrente do IB1 para o IB2 e que o sentido da corrente de carga positivo, a comutao

realizada em quatro passos, correspondentes a quatro ciclos de relgio (quatro ciclos

temporizados pela FPGA) (Monteiro, 2010), feita da seguinte forma:

Figura 2.4 Comutao entre dois IB (sentido positivo da corrente)

1 - O semicondutor T1, que no participa no processo de conduo, desligado;

2 - Para se garantir a continuidade da corrente, o semicondutor T4 do IB2, colocado

conduo;

3 - De seguida, coloca-se o semicondutor T2 do IB1, que estava no estado de conduo, ao

corte;

4 - Por fim, coloca-se o semicondutor T3 do IB2, conduo;

10

Se o sentido da corrente de carga for negativo a comutao tambm realizada em quatro

passos, no entanto a sequncia destes diferente da realizada para o caso com corrente de

carga com sentido positivo, ou seja:

Figura 2.5 Comutao entre dois IB (sentido negativo da corrente).

1 - O semicondutor T2, que no participa no processo de conduo, desligado;

2 - Para se garantir a continuidade da corrente, o semicondutor T3 do IB2, colocado

conduo;

3 - De seguida, coloca-se o semicondutor T1 do IB1, que estava no estado de conduo, ao

corte;

4 - Por fim, coloca-se o semicondutor T4 do IB2, conduo;

Quando o sentido da corrente de carga se alterada durante o processo de comutao, este

finalizado considerando o sinal inicial da corrente. S no ciclo de comutao seguinte que se

ir actualizar o sinal da corrente.

2.1.4 Circuitos de Aquisio

Os circuitos de aquisio, designados tambm por circuitos auxiliares, tm a funo de obter

imagens das tenses e correntes, na entrada e sada do conversor. com base nesta

informao que se torna possvel realizar o controlo das comutaes dos semicondutores de

potncia do CM.

11

Circuito de Aquisio de Correntes

com base no circuito de aquisio das correntes que possvel identificar as zonas das

correntes de sada e determinar o sentido das correntes de carga, necessrio ao processo de

comutao a quatro passos.

Para leitura das correntes so utilizados transdutores de corrente LEM, cuja referncia LA 25-

NP. Este componente permite realizar a medio electrnica de correntes, em circuitos de

potncias elevadas, garantindo o isolamento galvnico entre o circuito de potncia e o circuito de

comando. Na entrada ligado o circuito de potncia, onde est a grandeza a medir, e a sada

liga-se ao circuito electrnico, que no caso deste trabalho, o circuito de controlo.

A partir da leitura realizada pelo transdutor de corrente, utiliza-se o circuito de acondicionamento

de sinal (Menino, Antunes, 2002) representado na Fig. 2.6 e descrito de seguida.

Figura 2.6 - Esquemtico do circuito de aquisio de correntes (extrado de [Anibal Menido e Jos

Antunes, 2002]).

De seguida, descrevem-se os blocos do circuito que implementa as funes de identificao do

sentido e de localizao das correntes de carga. Assim, temos:

- No bloco 1, o circuito apresentado realiza o clculo de uma tenso cujo valor

proporcional ao valor da corrente que o percorre. Os dodos colocados em anti-paralelo permitem

adicionar uma tenso, positiva ou negativa de acordo com o sinal da corrente adquirida, de forma

a tornar mais acentuadas as transies da corrente entre o sentido negativo e o positivo,

tornando-se mais fcil detectar a passagem por zero;

Bloco 1 Bloco 2

Bloco 3

12

- No bloco 2 est realizado o circuito onde so calculadas as tenses proporcionais s

correntes;

- No circuito do bloco 3 so determinados os sinais das correntes e os sinais das diferenas das

correntes, adquiridas pelos blocos 1 e 2 atravs de comparadores regenerativos no inversores.

Circuito de Aquisio de Tenses

Com o circuito de aquisio de tenses, pretende-se adquirir uma imagem das tenses

compostas entre as fases de entrada do conversor. O valor desta imagem ir servir para realizar

o processo de modulao do Conversor Matricial, segundo a estratgia de comando PWM de

Venturini.

Para aquisio das tenses de entrada, utilizam-se transdutores de tenso LEM, com a

referncia LV 25-P. Este componente, permite realizar a medio de tenses, em circuitos de

potncias elevadas, garantindo o isolamento galvnico entre o terminal primrio (tenses

elevadas) e o secundrio (baixas tenses). No primrio ligado o circuito de potncia e no

circuito secundrio, o circuito electrnico, que no caso deste trabalho, o circuito de controlo.

2.2 Dimensionamento

Neste subcaptulo so realizados todos os dimensionamentos necessrios construo do

conversor de potncia. Nos dimensionamentos efectuados so indicadas as aproximaes

consideradas os resultados obtidos.

2.2.1 Semicondutores de Potncia

Os semicondutores a escolher para realizao dos Interruptores Bidireccionais do circuito de

potncia so escolhidos tendo em considerao as condies de funcionamento pretendidas

para o conversor de potncia, que so:

- Correntes nominais IN = 10A;

- Tenso nominal de entrada UN = 400VAC;

- Frequncia de comutao da ordem de fS = 5kHz.

13

Tendo em conta estes valores e, de modo a garantir menor volume do conversor e melhor

desempenho, escolheram-se mdulos integrados de potncia da DANFOSS de 1200V, 25A, que

permitem obter frequncias de comutao na gama pretendida. Estes mdulos integram

transstores IGBT, com ligao em colector comum e respectivos dodos em anti-paralelo,

formando trs interruptores bidireccionais.

Para construir um Conversor Matricial Trifsico, so necessrios trs destes mdulos de potncia

(1 brao de potncia por cada uma das fases).

2.2.2 Dissipador

O dimensionamento do dissipador a utilizar realizado considerando as perdas dos

semicondutores do Conversor Matricial. Sabendo que tipicamente os semicondutores de

potncia IGBT suportam temperaturas de juno, Tj, de 125C antes da sua destruio,

imperativo que o dissipador possua uma resistncia trmica Rths-a (dissipador - meio ambiente)

que permita dissipar a potncia de perdas resultante dos processos de comutao e conduo

dos semicondutores de potncia existentes em cada um dos mdulos de potncia.

Uma vez que o conversor foi dimensionado para uma potncia de sada de 6kVA, admitindo que

o conversor tem um rendimento mnimo de 90%, ou seja, um mximo de 10% de perdas, entre

os dissipadores disponveis no mercado selecciona-se um que permita dissipar este valor de

perdas sem que seja atingido a temperatura mxima admissvel para o correcto funcionamento

dos semicondutores de potncia, ou seja, sem que ocorra a sua destruio.

Assim, considerando um dissipador disponvel no mercado com uma resistncia trmica de

0,075C/W, o aumento de temperatura a que os semicondutores estaro sujeitos obtida de

acordo com (2.1), onde PW representa a potncia de perdas, PVA a potncia aparente e FP o

factor de potncia do conversor.

(2.1)

Considerando-se um factor de potncia do conversor aproximadamente unitrio, podemos dizer

que a potncia activa de perdas tem o mesmo valor da respectiva potncia aparente:

(2.2)

assim,

600 0.075 / 45W C W C (2.3)

14

Tendo em conta uma temperatura laboratorial ambiente de 25C, uma elevao de temperatura

de 45C far com que o dissipador fique a uma temperatura mxima de 70C, permitindo o

funcionamento dos semicondutores at temperatura de juno mxima admissvel, ou seja,

125C.

Consultando-se o catlogo de fabrico do mdulo integrado de um dispositivo similar (anexo E),

verifica-se que as perdas de comutao mais as perdas de conduo, por mdulo de potncia,

para as condies nominais de funcionamento do mdulo (VCE = 1200V, I = 25A, fs = 5 kHz), so

de 180W, ou seja:

(2.4)

Como so necessrios trs mdulos de potncia, no total teremos 540W de perdas, o que

permite confirmar que so esperadas sensivelmente 10% de perdas, tal como referido

anteriormente.

2.2.3 Filtro de Entrada

O filtro de entrada utilizado no Conversor Matricial idntico ao filtro LC representado no

esquema monofsico da figura 2.2.

Conversor Matricial

ri

ZRf

ZLf

ZCfU V0

I0

Figura 2.7 Esquema monofsico do filtro LC entrada do Conversor Matricial, com resistncia de

amortecimento representada por ZRf, em paralelo com a bobine.

As impedncias representativas de cada um dos componentes do filtro so descritas pelas

equaes (2.5), (2.6) e (2.7), onde :

(2.5)

(2.6)

(2.7)

15

Para determinao dos parmetros do filtro necessrio determinar a sua funo de

transferncia, que se obtm fazendo:

(2.8)

Tendo em conta que se trata de um filtro passa baixo de segunda ordem, os seus parmetros

podem ser determinados igualando os quocientes do polinmio denominador da equao (2.8)

com os quocientes da equao cannica de segunda ordem, dada por (2.9).

; (2.9)

O filtro LC pode ser caracterizado pela frequncia das oscilaes no amortecidas (2.10) e pela

impedncia caracterstica (2.11):

(2.10)

(2.11)

Para se garantir o amortecimento desejado, a resistncia de amortecimento ser dada por:

; (2.12)

Consequentemente, de (2.10) e (2.11) obtm-se os outros parmetros do filtro:

(2.13)

(2.14)

Para alm destes parmetros, podemos calcular ainda o factor de qualidade que caracteriza o

filtro de entrada atravs da seguinte expresso:

(2.15)

De forma a obtermos um filtro de segunda ordem entrada do Conversor Matricial, necessrio

realizar o dimensionamento de garantindo que o filtro consegue atenuar as harmnicas de alta

frequncia introduzidas pela comutao dos semicondutores. Para isto, a frequncia de corte

16

escolhida para o filtro em questo dever estar uma dcada acima da frequncia da rede

( ) e uma dcada abaixo da frequncia de comutao dos semicondutores, que

:

(2.16)

Ou seja,

(2.17)

Assim, foi escolhida para o filtro LC uma frequncia de corte de .

Para determinao da resistncia equivalente do conversor, , considera-se que o sistema de

controlo do Conversor Matricial impe um factor de potncia quase unitrio, ou seja:

(2.18)

(2.19)

Obtendo-se para resistncia equivalente do conversor:

; (2.20)

Para o correcto funcionamento do filtro de entrada, a impedncia caracterstica deste dever ser

muito inferior impedncia equivalente do conversor .

(2.21)

Dimensionando o filtro de entrada para uma potncia de sada de 2 kW (

, com

uma tenso composta de 400V e considerando um factor de potncia aproximadamente unitrio,

os valores calculados para os parmetros so os apresentados na tabela 1:

Valores Considerados Resultados

0.5 500 2000 8 13.3 2.5

Tabela 1 Resultados obtidos no dimensionamento do filtro.

Estes resultados foram obtidos por intermdio de um programa realizado em MATLAB,

realizando-se a simulao dos resultados da tabela 1 para diversos valores de potncia de sada

do Conversor Matricial (anexo F).

17

preciso ter em ateno que os valores obtidos pelo programa so referentes a um filtro ligado

em estrela. Para se determinar o valor de capacidade referente ligao em tringulo

necessrio dividir o valor obtido no programa (anexo B), por trs, ou seja:

(2.22)

Paralelamente aos condensadores de polipropileno do filtro de entrada (Fig. 2.8), necessrio

introduzir uma resistncia adicional, denominada por resistncia de descarga, que tem como

finalidade dissipar a energia armazenada no condensador depois do conversor ser desligado.

RD

RD

RD

R

S

T

Figura 2.8 Resistncias de descarga colocadas em paralelo com os condensadores do filtro de

entrada.

A resistncia de descarga dimensionada considerando que, no processo de descarga, o

condensador atinge a tenso residual aos seus terminais em 20 segundos.

A constante de tempo de descarga de um condensador dada por:

(2.23)

De forma a dimensionar a resistncia, define-se que:

(2.24)

Considerando os resultados obtidos para o condensador do filtro, a resistncia de descarga

dada por (2.25):

(2.25)

Para o clculo da resistncia, para alm do tempo de descarga do condensador tambm

necessrio calcular a potncia que a resistncia ter de dissipar quando ligada aos terminais do

18

condensador do filtro de entrada. Essa potncia de perdas dada por (2.26), onde Vef representa

o valor eficaz da tenso composta aos terminais da resistncia RD.

(2.26)

Assim, as perdas na resistncia de descarga so dadas por (2.27):

(2.27)

Tendo em conta as resistncias existentes no mercado, selecciona-se uma resistncia de

descarga com o valor de 1,5M, de potncia 0,5W.

2.2.4. Circuitos de Proteco Contra Sobretenses

Varistores

Para proteco dos semicondutores de potncia contra sobretenses so ligados trs varistores

entre as fases de entrada do conversor e tambm so ligados trs varistores entre as fases de

sada do conversor (figura 2.9).

Circuito de

proteco

(entrada)

Circuito de

proteco (sada)

Conversor

Matricial

Is

Vs

Figura 2.9 Representao do Circuito de Proteco a Varistores entrada e sada do Conversor

Matricial.

Para a correcta escolha dos varistores a utilizar, estes devem ser dimensionados tendo em conta

os seguintes critrios (J. Silva, 2009):

- A tenso de trabalho do varistor, , deve ser superior tenso mxima da fonte de

alimentao;

19

- Deve suportar, durante a durao , o transitrio mais desfavorvel com a tenso de

trabalho , a corrente , que resulta desse transitrio;

- Deve poder dissipar a energia do transitrio mais gravoso:

(2.28)

De acordo com as condies referidas anteriormente, para realizar dimensionamento dos

varistores calcula-se a quantidade de energia susceptvel de ser dissipada, num ciclo de rede,

em caso de sobretenso entre fases de entrada ou sada do conversor matricial. Assim, seja a

tenso composta entre cada duas fases:

(2.29)

Sabendo que nos ensaios experimentais as correntes nas fases no excedero , a

energia que os varistores tero de dissipar num ciclo da rede, ser dada por (2.30):

(2.30)

Tendo em conta o valor de energia a dissipar, com base nos valores dos catlogos fornecidos

pelos fabricantes (anexo I), selecciona-se um varistor com a capacidade de dissipao de

energia logo acima de .

Diodos de Zener

Os diodos de zener devem ser escolhidos de acordo com os seguintes critrios:

- A tenso de zener, VZ (Fig. 2.10) cujo valor especificado no respectivo datasheet

(anexo J) para uma determinada corrente de zener de teste, IZT;

- A corrente de zener, IZ;

- E a sua potncia de dissipao, PZ, dada por:

(2.31)

Para assegurar que o diodo de zener no destrudo, necessrio garantir que a sua potncia

de dissipao no ultrapassada.

20

Figura 2.10 Curva caracterstica do dodo de Zener.

Uma vez que se ir aplicar na porta de comando do IGBT uma onda quadrada de amplitude

15V , deve escolher-se um dodo com uma tenso de zener que assegure a proteco do

IGBT, ou seja, que limite a tenso na porta do IGBT para um valor inferior ao admissvel por este

e um pouco superior amplitude mxima da onda quadrada.

Relativamente ao valor de potncia de dissipao a escolher para o diodo de zener, uma vez que

se pretendem limitar tenses baixas, na ordem dos 15V , e tendo em conta que na porta do IGBT

as correntes so bastante baixas, da ordem dos mA , podem escolher-se diodos zener de sinal

com potncias de dissipao de 1W .

2.2.5 Dimensionamento do Circuito de Disparo

Resistncia limitadora da corrente de entrada do acoplador ptico

Nesta seco realizado o dimensionamento da resistncia de entrada do acoplador ptico.

Pretende-se que esta resistncia limite a corrente de funcionamento do LED, em regime de

comutao, a 8mA.

21

Figura 2.11 Circuito de disparo dos semicondutores de potncia (extrado do datasheet do

integrado com a referncia TLP250(INV), 2009).

Consultando o datasheet do fabricante do integrado do acoplador ptico, verifica-se que a

resistncia a colocar na entrada do pino 2 (LED ANODE) do acoplador ptico tem o valor de

390. No entanto, esta resistncia pode ser calculada tendo em conta o esquema da figura 2.11,

detalhado na figura 2.12.

IF

5V

Vcc

NOT

2

3

LED

RIN

Figura 2.12 Circuito de entrada do acoplador ptico.

Realizando a malha deste circuito, obtm-se:

CC F LED LSTTLV I R V V (2.32)

Consultando o datasheet do acoplador ptico, verifica-se que em regime de comutao o LED

necessita de uma corrente de IF=8mA. Sabe-se ainda que o LED polarizado por uma tenso de

5V.

Considerando uma tenso tpica no LED e na porta inversora LSTTL (NOT), respectivamente, de

1.5V e 0.5V obtm-se;

5 1.5 0.5375

0.008

CC LED LSTTL

F

V V VR

I

(2.33)

22

Resistncia de descarga porta-emissor, RGE

Durante o processo de comutao dos semicondutores de potncia, as capacidades parasitas

nos terminais dos semicondutores realizam processos de carga e descarga de energia. Para

dissipar a energia resultante dos processos de descarga da capacidade parasita de entrada do

semicondutor, necessrio colocar em paralelo com esta, uma resistncia de descarga,

denominada por RGE.

RGE

CISS

Figura 2.13 Resistncia porta-emissor, RGE, para descarga das capacidades parasitas na porta de

comando do SP.

A determinao do valor desta resistncia realizado de forma aproximada, pois no dispomos

dos valores de catlogo correctos da capacidade de entrada e do tempo mximo de comutao

dos semicondutores. Devido a este facto, consultando o catlogo de um semicondutor similar,

admite-se para capacidade de entrada um valor tpico para este parmetro, ou seja,

2.5ISSC nF .

Em relao constante de tempo de descarga da capacidade, considera-se tambm uma

constante de tempo tpica mxima de .

Considerando que a constante de tempo do condensador :

(2.34)

O valor da resistncia de:

(2.35)

Escolheu-se para implementao prtica, um valor de resistncia, uma grandeza acima do valor

dimensionado, ou seja, .

23

Resistncia de amortecimento das oscilaes do circuito LC parasita

O dimensionamento da resistncia de amortecimento na porta do transstor de potncia IGBT

sempre necessrio, pois no podemos desprezar os fenmenos capacitivos e de depleo que

interferem no comportamento dinmico do transstor em regime de comutao. O processo de

comutao do IGBT influenciado pela carga e descarga das capacidades equivalentes que o

transstor possui intrinsecamente aos seus terminais (J. Silva, 2009).

Para este dimensionamento, necessrio ter-se em considerao as capacidades equivalentes

transitrias que esto presentes nos terminais do IGBT, em regime dinmico (figura 2.14).

CGE

CCG

CCE

Figura 2.14 Circuito de anlise do regime transitrio do semicondutor de potncia IGBT (J. Silva,

2009).

Para efeito de clculo, ao consultarmos o catlogo de caractersticas dos semicondutores de

potncia, as capacidades fornecidas pelo fabricante so a capacidades de entrada, C ISS, a

capacidade de transferncia inversa, CRSS, e a capacidade de sada, COSS, que equivalem a:

CISS = CGE + CCG (2.36)

CRSS = CCG (2.37)

COSS = CCE + CCG (2.38)

A resistncia a dimensionar tem como objectivo realizar o amortecimento do circuito LC que se

cria na porta de comando do semicondutor, devido s indutncias parasitas das ligaes de porta

das ligaes de porta e s capacidades anteriormente referidas.

24

Ls RG

VG

Cs

Figura 2.15 Circuito RLC na porta de comando do IGBT.

Assim, tendo em conta que o circuito RLC da figura 2.15 possu um factor de qualidade dado por:

;S

G

LQ

R

(2.39)

onde,

1

s sL C ; (2.40)

A indutncia do circuito RLC parasita, criado aos terminais do semicondutor, estimada

dependendo do tipo de condutor em questo. Para um circuito impresso cujos condutores so

pistas de comprimento l , largura w e distanciados de d a indutncia dada por (J. Silva,

2009):

0 10.1 /2

SL d nH cml

; (2.41)

A capacidade equivalente de entrada do IGBT estimada atravs de:

CGS eq ISS RSS

GE

VC C C C

V

; (2.42)

Considerando um factor de amortecimento ptimo de , a resistncia de amortecimento

dada por:

2 SGS

LR

C

(2.43)

As resistncias obtidas para cada uma das gates dos semicondutores de potncia encontram-se

na tabela 2.

25

Mdulo de

Potncia RG2 [] RG4 [] RG8 [] RG10 [] RG12 [] RG22 []

1 4.43 4.10 3.96 3.56 3.41 4.41

2 4.35 4.08 3.83 3.59 3.59 4.67

3 4.44 4.21 3.90 3.41 3.48 4.64

Tabela 2 - Resistncias de amortecimento das oscilaes.

Para implementao prtica foi escolhida uma resistncia de 6.2 para todas as situaes.

2.2.6 Fontes de Alimentao Comutadas

Neste subcaptulo, dimensionado o nmero de fontes de alimentao comutadas necessrias

para alimentar os dezoito acopladores pticos dos dezoito semicondutores de potncia

comandados (seis por cada um dos trs mdulos integrados de potncia).

Tendo em conta que os IGBT que compem os IB esto montados segundo a topologia colector

comum, o nmero de fontes de alimentao comutadas necessrias para os acopladores pticos

ser determinado segundo o nmero de pontos ligados em emissor comum.

Figura 2.16 Esquema representativo dos pontos de emissor comum entre os semicondutores de

potncia de cada um dos MI de potncia.

Considerando a figura 2.16, em cada uma das fases de carga (uma por mdulo de potncia)

temos trs IGBT ligados em emissor comum (crculo a vermelho). Para cada um destes

semicondutores utiliza-se um circuito de disparo, sendo os trs circuitos de disparo alimentados

pela mesma fonte de alimentao, uma vez que o ponto de referncia (o emissor) equipotencial

26

para os trs semicondutores. Como temos trs fases de carga (W, U, T), para alimentar os nove

circuitos de disparo sero necessrias trs fontes de alimentao.

Na fase de entrada R1 (crculo a amarelo), o IGBT, denominado na figura por T1, est em

emissor comum com os homlogos das fases de entrada (R2 e R3) dos outros dois mdulos de

potncia. Para alimentar os trs circuitos de disparo destes semicondutores necessria uma

nica fonte de alimentao.

Para os IGBT em emissor comum nas fases de entrada S (crculo a verde) e T (crculo a azul),

aplica-se o mesmo raciocnio da fase R, sendo igualmente necessrio apenas uma fonte de

alimentao para alimentar cada conjunto de trs circuitos de disparo.

Pontos em Emissor

Comum

N de Fontes

Comutadas

N de Circuitos de

disparo

R1, R2, R3 1 3

S1, S2, S3 1 3

T1, T2, T3 1 3

W 1 3

U 1 3

V 1 3

TOTAL 6 18

Tabela 3 Quadro resumo do nmero de fontes de alimentao.

Conclui-se ento, que no total, so necessrias 6 fontes de alimentao para alimentar os

dezoito circuitos de disparo referentes aos dezoito IGBT do circuito de potncia.

2.2.7 Circuitos Auxiliares de Aquisio de tenses e correntes

Circuito de Aquisio de Correntes

Por consulta do catlogo de fabricante (Anexo G), as ligaes efectuadas nos terminais do

transdutor de corrente foram realizadas de forma a alcanar uma corrente nominal no primrio de

. Obtm-se assim, as seguintes caractersticas do transdutor:

- Nmero de espiras no primrio, 2;

- Corrente nominal de sada (secundrio), ;

- Relao de Transformao, ;

27

- Tenso de isolamento, ( entre primrio e secundrio).

Respeitando a gama de valores recomendada para a resistncia de medio do transdutor, e

considerando os dados anteriormente referidos, esta resistncia toma o valor de 180.

Circuito de Aquisio de Tenses

Na montagem do transdutor de tenso, necessrio considerar uma resistncia de medio.

Esta resistncia calculada segundo os seguintes dados de catlogo (Anexo H):

- Corrente nominal no primrio, ;

- Corrente nominal secundria, ;

- Relao de transformao, ;

- Tenso de isolamento, (entre primrio e secundrio).

Tendo em conta os valores pretendidos para os parmetros anteriores, dentro da gama de

valores a considerar para a resistncia de medio, escolheu-se uma resistncia tambm de

180.

28

3. Circuito Impresso para o Conversor Matricial

Neste captulo, apresentam-se os esquemticos e as placas de circuito impresso que constituem

o Conversor Matricial. Apresentam-se ainda todas as medidas a ter em conta no desenho do

circuito impresso do conversor, nomeadamente na reduo do rudo EMI (Electromagnetic

Interferences), de modo a garantir bons desempenhos do conversor.

Posteriormente, so apresentados todos os esquemas de ligaes a realizar para concretizao

do layout de fabrico da Placa de Circuito Impresso (PCI).

3.1. Esquema Geral da Placa de Circuito Impresso

Na figura 3.1 apresenta-se uma perspectiva geral da distribuio dos circuitos que constituem o

Conversor Matricial (CM), na placa de circuito impresso. Este esquema serve de base para o

desenho do layout da placa de circuito impresso.

A PCI de dupla camada (1 por face da placa), de espessura 1.6mm e possui as dimenses

referidas na figura. Estas dimenses correspondem a um circuito impresso com uma rea de 516

cm2.

Circuito de Comando

(Mdulo 1)Circuito de Comando

(Mdulo 2)

Circuito de Comando

(Mdulo 3)

Mdulo de Potncia 1 Mdulo de Potncia 2 Mdulo de Potncia 3

Circuito de Comando

Fases de EntradaFases de Sada Filtro de Entrada LC

Circuito de Potncia (Circuito de Proteco,

Filtro de Entrada, Semicondutores)

24.6 cm

21 cm

Figura 3.1 Esquema Geral do Conversor Matricial.

29

Com esta disposio, pretende-se compactar ao mximo as dimenses do Conversor Matricial,

sendo necessrio ter cuidados adicionais na definio das pistas de ligao dos diferentes

componentes, tanto do circuito de potncia como do circuito de comando.

Teve-se ainda o cuidado de dispor de forma distinta o circuito de potncia e o circuito de

comando. Com isto, pretende-se proteger o circuito de comando de possveis interferncias

electromagnticas causadas pelo processo de comutao dos semicondutores de potncia.

3.2. Medidas a considerar para reduo do rudo EMI

As interferncias electromagnticas so processos de transmisso de energia electromagntica

entre circuitos elctricos/electrnicos susceptveis de degradarem significativamente o

funcionamento dos circuitos (J. Silva, 2005).

O fenmeno de EMI bastante crtico nos conversores electrnicos comutados devido s

elevadas frequncias de comutao dos seus semicondutores. Considerando-se este facto,

desenhou-se o layout do circuito impresso do Conversor Matricial tendo em considerao um

conjunto de medidas adequadas para minimizar este fenmeno e optimizar o funcionamento do

conversor. As medidas consideradas para reduzir o efeito do rudo EMI foram:

- usar condensadores de desacoplamento, para filtrar o rudo de alta frequncia presente

nas pistas dos sinais de comando;

- garantir pistas o mais curtas e largas possvel, as que transportem maiores valores de

corrente, de forma a reduzir as indutncias parasitas inerentes a estas;

- afastar o circuito de potncia dos circuitos de controlo;

- colocar os circuitos de comando dos semicondutores o mais prximo possvel dos

semicondutores e afast-los dos circuitos de controlo;

- usar resistncias para amortecer os circuitos LC parasitas;

- usar planos de massa;

- usar linhas de alimentao diferentes para as vrias zonas da PCI;

- no usar pistas com ngulos rectos.

Todas estas medidas contribuem para a melhoria da compatibilidade electromagntica do

Conversor Matricial, permitindo que os circuitos operem sem degradao do seu funcionamento.

30

3.3. Determinao da largura das pistas

A definio correcta da largura de cada pista, permite melhorar significativamente o

funcionamento do circuito, pois assim minimizam-se as indutncias parasitas das mesmas,

contribuindo para uma reduo do rudo EMI.

A largura das pistas do circuito impresso foi determinada tendo em conta a espessura da pista, o

valor da corrente que susceptvel conduzirem e a elevao de temperatura da pista ao conduzir

essa corrente.

Figura 3.2 Diagramas para determinao das larguras das pistas do CI (extrado da norma IPC-

IC2221, 1998: 38)

31

Para consulta dos diagramas da figura anterior necessrio ter a noo que a espessura das

pistas de cobre pode ser dada nas seguintes unidades:

Tabela 4 Converses de unidades.

Por consulta das especificaes de produo do fabricante do circuito impresso

(http://www.circuitotal.com/pt/info.htm), considerou-se para o clculo da largura das pistas, uma

espessura da pista em cobre de 35m.

Foi considerado t = 10C para elevao de temperatura admitida para as pistas. Isto significa

que para uma temperatura ambiente laboratorial de 25C, as pistas atingiro uma temperatura de

35C.

Por exemplo, se quisermos calcular a largura das pistas relativas s fases de entrada ou sada

do circuito de potncia, considerando que se espera ter nas fases correntes com cerca de 10 A

observando os diagramas da figura anterior verifica-se que para uma elevao de 10C e uma

espessura de pista de 35m, obtm-se uma largura de pista de 0,3 polegadas, ou seja, uma

largura mnima de pista de 7,63mm.

1OZ/ft2 = 305.152 g/m

2 = 35m

1 OZ (ona) = 35m = 1.4mils

1 polegada = 2.54cm = 1000mils

http://www.circuitotal.com/pt/info.htm

32

3.4. Determinao do espaamento entre pistas

O espaamento entre pistas dever ser maximizado na mesma camada de circuito impresso,

pois quando numa mesma camada existem diferentes nveis de tenses e para alm disso,

tenses alternadas, como o caso deste trabalho, necessrio garantir um afastamento

suficiente entre as pistas de forma a minimizar a interferncia electromagntica.

Tabela 5 - Nveis de afastamento entre as diversas pistas segundo diversos nveis de tenses (tabela

6-1 Electrical Conductor Spacing pgina 39).

O espaamento entre as pistas do circuito impresso determinado considerando a norma IPC-

2221, segundo a qual o espaamento entre duas pistas vizinhas determinado segundo os

nveis de tenso entre elas.

3.5. Circuito de disparo

Na figura 3.3, apresentada o esquemtico de ligaes do circuito de disparo relativo a um dos

mdulos de potncia. No prottipo laboratorial existem trs mdulos de circuitos de disparo,

todos iguais ao representado na Fig. 3.3.

33

Figura 3.3 Esquemtico do circuito de disparo de um dos mdulos de potncia.

Em relao ao esquemtico do circuito de comando existem aspectos a realar. Por consulta do

catlogo do fabricante, colocou-se aos terminais de sada (+15V e -15V), das fontes de

alimentao comutadas:

- 1 condensador cermico, de capacidade 1F, com tenso nominal, no mnimo, trs

vezes a tenso de sada;

- 1 condensador de tntalo, de capacidade 10F, com tenso nominal, no mnimo, uma

vez e meia a tenso de sada;

Para alm disto, colocaram-se prximo dos terminais de polarizao, de todos os circuitos

integrados, condensadores cermicos de 0.1F. Este facto deve-se necessidade de filtrar rudo

provenientes da fonte de alimentao originados por indutncias inerentes s pistas de

alimentao.

Por ltimo, colocaram-se no circuito, condensadores de desacoplamento de 0,1F.

34

Figura 3.4 Layout do circuito de comando (face superior).

Figura 3.5 Layout do circuito de comando (face inferior).

Tendo em conta que as fontes de alimentao comutadas garantem um isolamento galvnico

entre os terminais de polarizao (primrio) e os terminais de potncia (secundrio), estas devem

35

ser dispostas na placa de circuito impresso com os terminais do primrio mais prximos do

circuito de comando, enquanto os terminais do secundrio devero estar localizadas mais

prximos do circuito de potncia, realizando-se assim, tal como acontece com os acopladores

pticos, um isolamento entre o circuito de potncia e de comando. Assim consegue-se filtrar

algum do rudo EMI proveniente do circuito de potncia.

3.6. Circuito do filtro de entrada e circuito de proteco

Neste subcaptulo, apresentam-se os esquemticos e respectivo layout, referente s ligaes do

filtro de entrada e das fases (de entrada e sada) do Conversor Matricial. Engloba-se ainda as

ligaes relativas aos circuitos de proteco nas fases do conversor.

Figura 3.6 Esquemtico das fases de entrada e sada do Conversor Matricial

36

Figura 3.7 Esquemtico do circuito do filtro de entrada com resistncias de descarga, RD, e circuito de

proteco com varistores.

Uma vez que no existem disponveis no mercado condensadores com a capacidade e tenses

nominais desejadas (captulo 2.2.3), foi necessrio recorrer associao srie de

condensadores, para obter os valores pretendidos. Por esta razo, em vez de se usarem trs

condensadores de polipropileno (um entre cada duas fases) de capacidade 13F e com tenso

nominal alternada de 400VAC, foram utilizados seis condensadores de polipropileno (dois em

srie entre cada duas fases) de capacidade 20uF, de tenso nominal alternada de 305VAC. Com

esta associao de condensadores obtemos uma capacidade equivalente entre fases de 10F.

Os condensadores utilizados, tm a referncia B32926E3206M.

37

Figura 3.8 Layout do circuito do filtro de entrada com resistncias de descarga, RD, e circuito de

proteco com varistores.

No layout do conversor, teve-se o cuidado de colocar o filtro de entrada o mais prximo possvel

dos mdulos de potncia, isto , dos semicondutores de potncia que constituem os

Interruptores Bidireccionais. Com esta medida, pretende-se diminuir ao mximo o comprimento

das pistas, cujas indutncias parasitas so susceptveis de originar sobretenses aos terminais

dos semicondutores, podendo causar a sua destruio.

Em relao aos varistores de proteco, fez-se com que estes ficassem colocados o mais

prximo possvel dos semicondutores de potncia, porque ao diminuir o tamanho das pistas

reduzem-se tambm as indutncias parasitas, permitindo que os varistores realizem uma

proteco mais eficaz. Pela mesma razo, os diodos de zener foram colocados prximos das

portas de comando dos transstores IGBT.

38

3.7. Layout global da placa de circuito impresso

Na figura 3.9 apresenta-se o layout da placa de circuito impresso onde ficam alojados os circuitos

de disparo dos transistores IGBT (em baixo, na zona a vermelho, que representa um plano de

massa), os trs mdulos de potncia M1, M2 e M3 com todos os semicondutores de potncia (no

total 18 IGBT e 18 dodos) e os condensadores e resistncias do filtro de entrada. tambm

nesta placa que so ligados os varistores e dodos zener de proteco do conversor.

Figura 3.9 Layout global da placa de circuito impresso do Conversor Matricial (dupla camada).

No anexo D, apresentam-se individualmente o layout de ambas as camadas (superior e inferior)

da placa de circuito impresso do conversor de potncia.

39

4. Ensaios Laboratoriais do Conversor Matricial

Neste captulo apresentado o esquema relativo montagem implementada em laboratrio para

teste do Conversor Matricial. Posteriormente so apresentados os resultados experimentais

obtidos atravs dos testes laboratoriais do Conversor Matricial.

4.1 Introduo

Apresenta-se na figura 4.1, o esquema da montagem laboratorial utilizada para realizao dos

testes ao funcionamento do conversor.

...S1 S18

TransformadorR

S

T

Circuito de Controlo

(FPGA + DSP)

Carga RL

W

U

V

Circuio de

aquisio de

correntes

Circuio de

aquisio de

tenses

REE

Auto-

Transformador

Figura 4.1 Esquema da montagem laboratorial realizada para teste do CM.

O Conversor Matricial ligado rede elctrica atravs de um auto-transformador que, permite

variar a tenso composta aplicada ao conversor, e um transformador adicional que garante

isolamento galvnico (Fig. 4.1). Na sada do CM encontra-se ligada uma carga RL ligada em

tringulo, com L=11mH e R varivel de 0 a 22. A frequncia de comutao considerada para

este teste foi de 5kHz.

4.2. Teste de validao do circuito de disparo

Teste de validao do circuito de disparo (acoplador ptico)

O acoplador ptico testado tem a referncia TLP250(INV) e apresenta a seguinte configurao:

40

Figura 4.2 Esquema genrico do circuito de disparo (extraido do datasheet do acoplador ptico

com a referncia TLP250(INV) da TOSHIBA).

Para que o acoplador ptico fornea a onda desejada necessrio polarizar o LED do acoplador

com uma tenso de 5V atravs do pino 2, impondo no pino 3 o sinal de entrada correspondente

comutao com a frequncia desejada. Este sinal de entrada fornecido pelo circuito de

controlo, que realiza a comutao dos semicondutores, segundo a tcnica de modulao PWM

de Venturini. O sinal de entrada do acoplador ptico, fornecido pelo circuito de controlo, tem a

forma representada na figura 4.3.

Figuras 4.3 Sinal de entrada do circuito de disparo, fornecido pelo circuito de controlo.

O sinal de entrada tem uma amplitude que varia entre 0V (sinal lgico 0) e 5V (sinal lgico 1).

Tal como se pode verificar na figura 4.4, o acoplador ptico do circuito de disparo, aplica uma

onda quadrada de amplitude na porta de comando dos semicondutores IGBT do circuito de

potncia. Esta forma de onda foi obtida colocando os terminais da ponta de prova entre a gate e

o emissor do semicondutor. A tenso de coloca o IGBT conduo e a atenso de

coloca o IGBT ao corte.

41

Figura 4.4 Sinal de comando imposto pelo circuito de disparo na porta de comando do

semicondutor de potncia IGBT.

Figura 4.5 Sinal de entrada (CH1) e sinal de comando (CH2).

Durante o teste do circuito de disparo, verificou-se que o sinal de entrada coloca os

semicondutores de potncia ao corte quando este apresenta o valor lgico 1 e conduo

quando apresenta o valor lgico 0. Durante os testes do funcionamento global do Conversor

Matricial necessrio ter cuidado com este aspecto, pois se eventualmente o circuito de controlo

deixar de fornecer, repentinamente, sinais de entrada aos circuitos de comando, isto ser visto

pelo mesmo como uma imposio do sinal lgico 0, colocando todos os semicondutores

conduo, o que d origem a um curto-circuito entre as fases do conversor. Este problema levar

destruio do circuito de potncia do Conversor Matricial.

O problema descrito no pargrafo anterior pode ser resolvido utilizando o octal bus tranciever

inverter. Este componente tem a referncia SN74ABT640 e pode ser aplicado para impor, ao

acoplador ptico, o sinal de entrada invertido. Consultando o respectivo datasheet, a funo de

42

inverso de sinal realizada colocando os inputs do integrado da seguinte maneira: (pino 19)

a Low, ou seja, ligado a GND e DIR (pino 1) a High, ou seja, ligado a VCC.

Neste trabalho, o problema foi resolvido utilizando o octal bus non inverting, de referncia

SN74LS245, sendo a inverso do sinal de entrada realizada por software, no programa de

controlo (Monteiro, 2010).

4.3. Teste de validao do circuito de aquisio das

correntes

Na figura 4.6 apresenta-se o teste realizado ao funcionamento do circuito de aquisio de

correntes, que implementa as funes de identificao do sentido das correntes de carga. As

formas de onda sinusoidais, referentes aos canais CH2 (azul) e CH3 (violeta), representam as

correntes de sada do Conversor Matricial.

Figura 4.6 Teste do circuito de identificao do sentido e da localizao das correntes de carga.

O circuito de aquisio das correntes de carga, dependendo da alternncia da sinuside, gera na

sua sada uma onda quadrada, que indica qual o sentido da corrente de carga. A alternncia

positiva da onda quadrada (correspondente ao sinal lgico 1 do ponto de vista do DSP) indica

que temos correntes de carga no sentido positivo e a alternncia negativa (correspondente ao

sinal lgico 0 do ponto de vista do DSP) indica que temos correntes de carga negativas.

O teste realizado ao circuito de aquisio de correntes, permitiu verificar o seu correcto

funcionamento, pois quando as tenses na carga do CM esto numa alternncia positiva da

sinuside, estamos numa alternncia positiva da onda quadrada o que significa que gerado o

sinal lgico 1 para o DSP. Em relao s alternncias negativas das correntes na carga verifica-

43

se que corresponde s alternncias negativas da onda quadrada, ou seja, gerado para a FPGA

o sinal lgico 0.

4.4. Teste do funcionamento global do Conversor

Matricial

Nesta fase, so apresentados os resultados experimentais obtidos no teste do funcionamento

global do Conversor Matricial. De entre os testes realizados laboratorialmente, obtiveram-se as

formas de onda das tenses (compostas e simples) de sada e ainda a forma de onda de uma

das correntes de carga do conversor.

Na figura 4.7 est representada a tenso simples obtida numa das fases de sada do conversor.

Figura 4.7 - Tenso simples de sada.

44

Na figura 4.8, encontra-se representada a tenso composta, obtida entre duas das fases de

sada do conversor.

Figura 4.8 - Tenso composta de sada.

Na figura 4.9, est representada a corrente de carga numa das fases de sada do CM.

Figura 4.9 - Corrente de sada do Conversor Matricial.

Das figuras 4.7, 4.8 e 4.9 verifica-se que as tenses de sada do conversor so comutadas e as

correntes na carga RL so aproximadamente sinusoidais.

45

5. Concluses e Perspectivas de Trabalho Futuro

5.1 Concluses

Neste trabalho construiu-se e testou-se em laboratrio um conversor matricial. No processo de

construo foi necessrio fazer o dimensionamento dos circuitos de disparo, dos circuitos de

aquisio das tenses de entrada (rede elctrica) e das correntes de sada (carga trifsica)

necessrias ao processo de modulao PWM e de comutao dos semicondutores. Foram ainda

dimensionados os circuitos de proteco contra sobretenses dos semicondutores de potncia,

assim como do dissipador onde ficaram alojados todos os semicondutores.

Foi apresentado e dimensionado o filtro de alta frequncia LC de ligao REE, que permite

garantir contedos harmnicos reduzidos nas correntes.

O desenho da placa de circuito impresso teve em conta a minimizao do tamanho das pistas

(para reduzir indutncias parasitas e reduzir o tamanho do conversor), utilizao de planos de

massa, minimizando o rudo EMI.

Da anlise de resultados, possvel concluir que o conversor construdo tem o comportamento

tpico de um Conversor Matricial, comandado segundo a tcnica de modulao PWM de

Venturini. As tenses de sada so comutadas e as correntes so sinusoidais.

5.2 Perspectivas de trabalho futuro

Neste trabalho, apesar de se obterem na sada do conversor as formas de onda esperadas,

estas foram obtidas abaixo do regime nominal de funcionamento do conversor. No entanto, o

trabalho realizado nesta tese de mestrado servir para que no futuro sejam melhoradas as

metodologias de projecto e construo de novos Conversores Matriciais, permitindo a operao

com tenses e correntes mais elevadas, com a perspectiva de propor novas aplicaes para

estes conversores.

Com o trabalho aqui desenvolvido assim facilitado o desenvolvimento de conversores matriciais

com caractersticas adequadas para poderem ser ligados, por exemplo, a mquinas elctricas,

em vez de simples cargas RL, utilizando tenses de trabalho mais elevadas. Ser tambm

possvel simular, em laboratrio, sistemas de velocidade varivel representativos dos sistemas

de gerao elica, baseados em geradores sncronos (GS) ou em mquinas de induo

duplamente alimentadas (MIDA). Uma outra aplicao que tambm pode ser desenvolvida

laboratorialmente a utilizao do Conversor Matricial em aproveitamentos solares fotovoltaicos.

46

Nestas e noutras aplicaes, a utilizao destes conversores directos AC/AC poder permitir

obter sistemas de converso com maior rendimento, menor custo, volume e peso.

47

Referncias

[1] Pinto, S., Conversores Matriciais Trifsicos: Generalizao do Comando Vectorial

Directo, Tese de Doutoramento, Instituto Superior Tcnico, Universidade Tcnica de

Lisboa, Julho de 2003;

[2] Monteiro, J., Converso Matricial Trifsica no Condicionamento do Trnsito de Energia

Elctrica, PhD Thesis, Insituto Superior Tcnico, Universidade Tcnica de Lisboa,

Julho de 2010;

[3] Silva, J. F., Input LC filters for Power Converters, Sistemas de Energia em

Telecomunicaes Lecture Notes,

https://dspace.ist.utl.pt/bitstream/2295/681499/1/input%20LC%20filters.pdf, Cie3, IST, TULisbon, 2010;

[4] Silva, J