CIRCUITOS DIGITAIS

Circuitos Sequenciais e Flip-Flops

Prof. Denis FantinatoProf. Rodrigo Moreira Bacurau

Slides baseados nas aulas do Prof. Rodrigo Moreira Bacurau

2

O que será visto nesta aula

▷ Flip-Flop D com Clock.

▷ Latch D (Latch Transparente).

▷ Entradas Assíncronas.

▷ Considerações sobre temporização em Flip-Flops.

▷ Aplicações com Flip-Flops.

▷ Divisão de frequência e contagem.

▷ Circuitos geradores de clock.

3

Flips-Flops D com Clock

4

Implementação de Flips-Flops D com Clock

▷ Pergunta: Um flip-flop S-R pode ser utilizado paraimplementar um flip-flop D?

5

Latch D (Latch Transparente)

▷ Semelhante ao flip-flop D, mas não é disparado por borda declock e sim por nível, através da entrada enable (EN).

▷ Quando EN está ativo (alto) a saída Q assume o valor daentrada D.

▷ Quando EM está inativo (baixo) a saída Q mantém a saída.

6

Latch D (Latch Transparente)

▷ Exercício: Determine a forma de onda na saída Q para umlatch D com as formas de onda das entradas EM e Dmostradas na figura abaixo. Considere que inicialmente Q = 0.

7

Entradas Assíncronas

▷ As entradas de controle dos flip-flops estudados até agora, S,R, J, K e D são entradas síncronas.

▷ A maioria dos flip-flops contam também com entradasassíncronas, que permitem a mudança dos níveis de saídaindependentemente das condições de entrada.

8

Entradas Assíncronas

▷ Exercício: Determine a forma de onda na saída Q para o flip-flop J-K abaixo. Considere que inicialmente Q = 1.

9

Temporização - Tempo de Setup e de Hold

▷ Os tempo de setup (preparação) e de hold (manutenção)devem ser respeitados para que os flip-flops funcionem demaneira confiável.

▷ Os valores mínimos de ts e th são na ordem de nanossegundos(ts tipicamente de 5 a 50 ns e th tipicamente de 0 a 10 ns).

10

Temporização - Tempo de Setup e de Hold

▷ Questão rápida: Determinado Flip-Flop com clock tem osseguintes valores mínimos: ts = 20 ns e th = 5 ns. Durantequanto tempo as entradas de controle devem permanecerestáveis antes da transição ativa de clock?

11

Temporização – Atraso de Propagação

▷ Atraso de tempo entre a borda de clock ativa e a mudança nonível de saída do flip-flop.

▷ Os mesmos tipos de atraso ocorrem em resposta a sinais nasentradas assíncronas (PRESET e CLEAR).

▷ Nos flip-flops modernos o atraso de propagação varia depoucas unidades de unidades de nanosegundos até 100 ns.

12

Temporização – Sinal de Clock

▷ Frequência máxima de clock (fmax): é a maior frequência dosinal que pode ser aplicado em CLK. Geralmente o fabricantedo CI específica o valor mínimo para fmax.

▷ Tempo mínimo de duração dos pulsos de clock nos níveisalto tw(H) e baixo tw(L) e largura de pulsos assíncronos ativos:

▷ Tempo de transição de clock: O tempo de transição do sinalde clock (tempo de subida e tempo de descida) devem serpequenos. Esse tempo é, geralmente, ≤ 50 ns para dispositivosTTL e ≤ 200 ns para dispositivos CMOS.

13

Temporização de flip-flops

▷ 7474 – Duplo flip-flop D disparado por borda (TTL padrão)

▷ 74LS112 – Duplo flip-flop J-K disparado por borda (TTL Schottky)

▷ 74C74 – Duplo flip-flop D disparado por borda (CMOS de porta metálica)

▷ 74LS112 – Duplo flip-flop J-K disparado por borda (CMOS de alta velocidade)

14

Problema Potencial de Temporização em FF

▷ Quando a saída de um flip-flop é conectada na entrada de outro eambos são disparados pelo mesmo sinal de clock há um potencialproblema de temporização.

▷ Deve-se observar o tempo de propagação (tPHL) do primeiro flip-flop e de hold (tH) do segundo.

▷ Consideraremos que “a saída do FF vai para o estado determinadopelos níveis lógicos da entrada antes da transição de clock”

15

Problema Potencial de Temporização em FF

▷ Exercício: Determine a saída Q para um flip-flop J-K disparado porborda de descida que tem como entrada as formas de ondamostradas na figura abaixo. Considere que th = 0 e que,inicialmente, Q = 0.

16

Sincronização de Flip-Flops

▷ A maioria dos sistemas digitais opera de maneiraessencialmente síncrona

▷ Porém, em muitos casos, há entradas assíncronas.

▷ Em alguns casos, as entradas assíncronas podem gerar pulsos declock parciais. Como resolver esse problema?

17

Sincronização de Flip-Flops

18

Registradores com Flip-Flops

▷ O uso mais comum de FFs é para armazenamento deinformações.

▷ A operação mais comum sobre os dados armazenados emregistradores é a transferência síncrona de dados.

19

Transferência de Dados em Paralelo

20

Detectando uma Sequencia de Entrada

▷ Em algumas situações deseja-se que uma saída seja ativadasomente quando as entradas são ativadas em uma determinadasequência.

▷ A característica de armazenamento dos FFs podem ser usadaspara implementar essa característica.

▷ Exemplo:

21

Divisão de Frequência e Contagem

▷ Cada flip-flop divide a frequência de clock por 2.

22

Divisão de Frequência e Contagem

▷ Além de divisor de frequência, o circuito anterior pode serutilizado como um contador binário.

23

Dispositivos Schmitt-Trigger

▷ São utilizados em aplicações com transições lentas e produzemsaídas livres de transições.

24

Dispositivos Schmitt-Trigger

▷ São utilizados em aplicações com transições lentas e produzemsaídas livres de transições.

25

Circuitos Geradores de Clock

▷ Oscilador Schmitt-trigger

▷ Simples, porém pouco preciso e estável.

▷ O circuito para de oscilar caso R seja maior que os limites.

26

Exercícios

▷ 5.30

▷ 5.31 (onde está escrito Xn

leia-se Qn)

▷ 5.33

▷ 5.34

▷ 5.35

▷ 5.42

▷ 5.45

▷ 5.54

▷ Exercícios recomendados do Tocci 11ª Ed