Chương 4: FET VÀ MẠCH ỨNG DỤNG

ĐIỆN TỬ CƠ BẢN

ĐẠI HỌC ĐÀ NẴNG

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

KHOA ĐIỆN – ĐIỆN TỬ

TS. NGUYỄN LINH NAM

Chương 4:

FET VÀ MẠCH ỨNG DỤNG

Mục tiêu của chương: - Trình bày được cấu tạo, ký hiệu, đặc tuyến,

nguyên lý hoạt động và các tham số cơ bản của FET

- Giải thích được sự khác nhau của các loại FET, giữa FET và BJT

- Giải thích và tính toán được các mạch điện tử ứng dụng cơ bản dùng FET

- Áp dụng được các kiến thức về FET trong thực tế

Giới thiệu chung về FET

Dòng ra Dòng vào Bộ

khuếch đại

BJT là phần tử

được điều khiển

bằng dòng

Dòng ra Điện áp vào Bộ

khuếch đại

FET là phần tử

được điều khiển

bằng áp

Ưu nhược điểm của FET so với BJT Một số ưu điểm:

Dòng điện qua FET chỉ do một loại hạt dẫn đa số tạo nên. Do vậy FET là loại cấu kiện đơn cực (unipolar device).

FET có trở kháng vào rất cao.

Tiếng ồn trong FET ít hơn nhiều so với transistor lưỡng cực.

Do không bù điện áp tại dòng ID = 0 và nên FET có khả năng ngắt điện tốt.

Có độ ổn định về nhiệt cao.

Tần số làm việc cao.

Một số nhược điểm: Nhược điểm chính của FET là hệ số khuếch đại thấp hơn nhiều so với BJT.

Giống và khác nhau giữa FET so với BJT

Giống nhau: Sử dụng làm bộ khuếch đại. làm thiết bị đóng ngắt bán dẫn. Thích ứng với những mạch trở kháng. Một số sự khác nhau: BJT phân cực bằng dòng, còn FET phân cực

bằng điện áp. BJT có hệ số khuếch đại cao còn FET thì thấp

hơn FET có trở kháng vào lớn FET ít nhạy cảm với nhiệt độ, nên thường được

sử dụng trong các IC tích hợp. Trạng thái ngắt của FET tốt hơn so với BJT

Phân loại FET

FET

JFET MOSFET

N P DE-MOSFET E-MOSFET

N P N P

-Junction Field Effect Transistor (JFET): Transistor trường điều khiển bằng tiếp xúc P-N (hay gọi là transistor trường mối nối). -Insulated-gate Field Effect Transistor (IGFET): Transistor có cực cửa cách điện. Thông thường lớp cách điện được dùng là lớp oxit nên còn gọi là metal-oxide- semiconductor transistor (viết tắt là MOSFET), chia làm 2 loại: + MOSFET kênh có sẵn (DE-MOSFET) + MOSFET kênh cảm ứng (E-MOSFET)

ký hiệu

P NP NP N

a). JFET b). MOSFET kênh sẵn c). MOSFET kênh cảm ứng

P NP NP N


P NP NP N


JFET

NP P

Drain

(D)

Source

(S)

Gate

(G)

PN N

Drain

(D)

Source

(S)

Gate

(G)

P

•Có 2 loại JFET : kênh n và kênh p (JFET kênh n thường thông dụng hơn) •JFET có 3 cực: cực Nguồn S (source); cực Cửa G (gate); cực Máng D (drain) + Cực D và cực S được kết nối vào kênh n (hoặc p). + Cực G được kết nối vào vật liệu bán dẫn p (hoặc n)

N

JFET kênh n JFET kênh p

Cấu tạo

Cơ bản về hoạt động của JFET JFET hoạt động giống như hoạt động của một khóa nước. •Nguồn áp lực nước-tích lũy các hạt e- ở điện cực âm của nguồn điện áp cung cấp từ D và S. •Ống nước ra - thiếu các e- hay lỗ trống tại cực dương của nguồn điện áp cung cấp từ D và S. •Điều khiển lượng đóng mở nước-điện áp tại G điều khiển độ rộng của kênh n, kiểm soát dòng chảy e- trong kênh n từ S tới D.

NP P

Drain

(D)

Source

(S)

Gate

(G)

Để đảm bảo JFET có khả năng hoạt động như khóa điện tử (có trạng thái dẫn

bão hòa và ngắt) hoặc như phần tử khuếch đại (có trạng thái điều khiển được

dòng) thì JFET phải được phân cực như sau:

VGS có chiều sao cho 2 chuyển tiếp p - n phân cực ngược

VDS có chiều sao cho hạt dẫn đa số trong kênh dẫn di chuyển từ S tới D

Điều kiện phân cực cho JFET (kênh n) là:

0 >VGS > VGS off

VDS > 0

Sơ đồ mạch JFET kênh n

VGS

VDS

JFET kênh N khi chưa phân cực

NP P

Drain

(D)

Source

(S)

Gate

(G)

Khi chưa cấp điện tại các

cực, JFET chưa hoạt

động

Rào thế Vγ=0.7V được

hình thành giữa 2 lớp

bán dẫn P-N một cách tự

nhiên

JFET kênh N khi đặt điện áp vào D và S, chân G để hở

P P

Drain

(D)

Source

(S)

Gate

(G)

VDS

ID

`

Cực G để hở, đặt nguồn

điện áp dương giữa D và

S (VDS>0)

- Xuất hiện dòng điện

trong kênh dẫn chạy từ

D tới S (hạt dẫn e- chạy

từ S tới D)

- Vùng tiếp giáp giữa 2

lớp bán dẫn P-N được

mở rộng về phía D do

càng gần D thì chuyển

tiếp P-N càng được phân

cực ngược mạnh hơn

phía S

JFET kênh N khi phân cực bão hòa

P P

Drain

(D)

Source

(S)

Gate

(G)

VDS

ID

`

VG

S=

0V

Cực G được nối với cực S, đặt

nguồn điện áp dương VDS tăng

dần giữa D và S

- Dòng điện trong kênh dẫn

mạnh dần theo sự gia tăng của

điện áp VDS

- Vùng phân cực giữa 2 lớp

bán dẫn P-N càng được mở

rộng về phía D, làm kênh dẫn

phía D bị hẹp lại

- Tới một giá trị VDS xác định

thì dòng trong kênh dẫn

không tăng được nữa, IDSS,

JFET ở trạng thái bão hòa

JFET kênh N phân cực khuếch đại với UGS < 0

P P

Drain

(D)

Source

(S)

Gate

(G)

VDS

ID

`

VG

S<

0V

Đặt nguồn điện áp âm giữa G

và S (VGS<0) còn nguồn điện

áp dương giữa D và S (VDS>0)

- VGS<0 làm phân cực nghịch

mối nối P – N làm cho vùng

tiếp xúc thay đổi diện tích.

Điện áp phân cực nghịch càng

lớn thì vùng phân cực càng nở

rộng ra, làm cho tiết diện của

kênh dẫn bị thu hẹp lại, điện

trở kênh tăng lên nên dòng

điện qua kênh ID giảm xuống

và ngược lại. Như vậy Dòng ID

được điều khiển bởi điện áp

VGS, JFET làm việc như phần

tử khuếch đại

JFET kênh N bị thắt kênh dẫn

P P

Drain

(D)

Source

(S)

Gate

(G)

VDS

ID

`

VG

S=

-Ve

Nếu tiếp tục tăng VGS

theo chiều âm thì tới

một giá trị xác định (ký

hiệu là VGS off) trong

kênh dẫn không có dòng

nữa.

Kênh dẫn bị thắt do

vùng phân cực từ 2 phía

mở rộng ra và tiếp xúc

nhau, JFET ở trạng thái

ngắt

Minh họa hoạt động của JFET kênh N

JFET kênh N có 3 chế độ hoạt động cơ bản khi VDS >0:

1. VGS = 0, JFET hoạt động bảo hòa, ID= IDSS đạt cực

đại

2. VGS < 0, JFET hoạt động khuếch đại, ID↓ khi VGS

giảm dần theo chiều âm.

3. VGS =VGS off < 0, JFET ngưng hoạt động, ID=0

Đặc tuyến của JFET

JFET kênh N - §Æc tuyÕn ra

constUDSDGS

UfI

0

2

4

6

8

2 4 6 8 10

ID(mA)

UDS(V)

10

UGS=-4V

UGS=-0.5V

UGS=-1V

UGS=-2V

UGS=-0V

3

Vùng dòng điện ID không đổi

Vùng

thuần

trở

UDSsat

đánh

thủng

UGS off

UDS bh

Đặc tuyến ra

+ Trên đặc tuyến, ta thấy có 3 vùng rõ rệt:

Vùng VDS < VDS bh: Dòng tăng nhanh theo sự gia tăng của VDS.

Kênh dẫn điện giống như một điện trở nên vùng này được gọi là

vùng tuyến tính hay vùng điện trở thuần.

Vùng UDS bh < UDS < UDS thủng: dòng cực máng gần như không

tăng khi tăng giá trị của UDS, gọi là vùng bão hòa.

Vùng UDS UDS thủng: tiếp giáp PN bị đánh thủng, dòng ID tăng

vọt. Vùng này gọi là vùng đánh thủng.

+ UDS bh là giá trị UDS mà bắt đầu từ đó dòng cực máng không tăng

nữa

+ Giá trị dòng bão hòa với trường hợp UGS = 0 được ký hiệu là IDSS.

Đặc tuyến truyền đạt

2

)(

1.

offGS

GSDSSD

U

UII

Các tham số kỹ thuật của JFET

+ Tham số giới hạn gồm có:

Dòng cực máng cực đại cho phép IDSSmax là dòng điện ứng với giá trị UGS =

0 trên đặc tuyến ra; giá trị IDSSmax khoảng 50mA.

Điện áp UDSmax. Giá trị UDSmax trong khoảng UB/ (1.2 1.5) với UB là điện

áp đánh thủng chuyển tiếp p-n.

Điện áp ngắt UGS off

+ Tham số làm việc gồm có:

Điện trở cực máng rD :

Độ hỗ dẫn S (hay gm) cho biết tác dụng điều khiển của điện áp cực cửa đến

dòng cực máng:

Điện trở giữa cực cửa và cực nguồn rGS

Tại tần số làm việc cao cần quan tâm đến điện dung giữa các cực CDS và

CGS (cỡ vài pF)

constUIUr GSDDSD

constUUIS DSGSD

GGSGS IUr

PN N

Drain

(D)

Source

(S)

Gate

(G)

Để đảm bảo JFET có khả năng hoạt động như khóa điện tử (có trạng thái dẫn bão

hòa và ngắt) hoặc như phần tử khuếch đại (có trạng thái điều khiển được dòng) thì

JFET phải được phân cực như sau:

UGS có chiều sao cho 2 chuyển tiếp p - n phân cực ngược

UDS có chiều sao cho hạt dẫn đa số trong kênh dẫn di chuyển từ S tới D

Điều kiện phân cực cho JFET (kênh p) là:

0 < UGS < UGS ngắt

UDS < 0

Sơ đồ mạch JFET kênh p

VGS

VDS

Một số linh kiện JFET

MOSFET Metal Oxyde Semiconductor Field Effect Transistor hay IGFET

(Isolated Gate FET)

D-MOSFET (Depletion type MOSFET - tức là MOSFET loại

nghèo): MOSFET kênh đặt sẵn

Kênh dẫn được hình thành sẵn trong quá trình chế tạo.

Hoạt động cả trong chế độ làm nghèo và chế độ làm giàu hạt

dẫn.

E-MOSFET (Enhancement type MOSFET - tức là MOSFET loại

giầu hoặc loại tăng cường): MOSFET kênh cảm ứng

Kênh không được chế tạo trước mà hình thành khi đặt một điện

áp nhất định lên cực G. Quá trình hình thành kênh chính là quá

trình làm giàu hạt dẫn nhờ hiện tượng cảm ứng tĩnh điện từ cực

G.

Chỉ làm việc được ở chế độ làm giàu (E-mode).

MOSFET kênh có sẵn (DMOSFET)

§ Õ P

Kªnh dÉn N

Kim lo¹ i SiO2

Cùc ®Õ SS

(Substrate)

S G D

TiÕp ®iÓm

a) CÊu tróc vËt lý DMOSFET kªnh N

G

D

S

G

D

S

SS G

D

S

SS

G

D

S

Kªnh N Kªnh P

b) Ký hiÖu DMOSFET

Cấu tạo, ký hiệu

Nguyên tắc hoạt động

• Kênh dẫn được cách ly với đế bằng tiếp xúc p-n phân cực ngược nhờ điện áp

phụ đưa đến cực đế (thường được nối chung với cực S).

• Cấp UDS sao cho các hạt dẫn đa số trong kênh dẫn có chiều từ S sang D (UDS >

0 với DMOSFET kênh N).

• UGS điều khiển hoạt động của DMOSFET hoạt động trong chế độ giàu hạt dẫn

hoặc nghèo hạt dẫn.

Đặc tuyến ra/truyền đạt DMOSFET Đặc tuyến truyền đạt của DMOSFET loại N

ChÕ ®é nghÌ o

UGS (V)UGS(off) UGS(off) /2

IDSS

ChÕ ®é giµu

IDSS/4

ID(mA)

UDS (V)

Vï ng b· o hoµ (th¾t kªnh)

UGSo = +4V

UGS1 = 0V

UGS2 = -2V

UGS < UGSng¾t UGS3 = -4V

Vï ng tuyÕn tÝnh

Up

A

IDSS

ChÕ ®é giµu

ChÕ ®é nghÌ o

Đặc tuyến ra của DMOSFET loại N

2

)(

1.

offGS

GSDSSD

U

UII

DMOSFET có quan hệ ID= f(UGS) giống của JFET:

Đặc tuyến ra / truyền đạt DMOSFET

Khi UGS = 0 kênh dẫn có tác dụng như một điện trở khi tăng UDS. Khi UDS tăng đến điện áp xác định, dòng ID đạt giá trị bão hoà (IDSS).

Khi UGS <0 thì cực G có điện thế âm sẽ đẩy các điện tử ra xa kênh dẫn làm mật độ hạt dẫn trong kênh giảm nên dòng ID giảm, DMOSFET hoạt động ở chế độ nghèo. Nếu UGS âm đến một giá trị mà kênh dẫn bị mất thì dòng ID không còn nữa và UGS này là UGS

off.

Khi UGS > 0 thì cực G có điện thế dương sẽ hút các điện tử về phía kênh dẫn làm mật độ hạt dẫn trong kênh tăng dẫn đến dòng ID tăng, DMOSFET hoạt động ở chế độ giàu. Trường hợp này ID tăng cao hơn trị số bão hoà IDSS. Khi dùng ở chế độ này cần chú ý đến giới hạn chịu dòng của MOSFET.

MOSFET kênh cảm ứng (EMOSFET) Cấu tạo, ký hiệu

Kênh dẫn được hình thành trong quá trình làm việc

Nguån

M¸ ngKim lo¹ i

§ Õ (th©n)

Cùc ®Õ SS

(Substrate)

S G D

G

D

S

G

D

S

SS G

D

S

SS

G

D

S

Kªnh N Kªnh P

a) CÊu tróc vËt lý EMOSFET kªnh N b) Ký hiÖu EMOSFET

Nguyên tắc hoạt động EMOSFET

a) Chưa có kênh dẫn UGS < UT

b) Kªnh dÉn h×nh thành UGS > UT , khi t ng UGS,

kªnh dÉn sÏ dµy h¬n. NÕu UDS < Up th× dßng ID

sÏ t ng tuyÕn tÝnh khi t ng UDS

c) Khi t ng UDS > Up, kªnh dÉn bÞ

th¾t vµ dßng ID ®¹ t gi¸ trÞ b· o hoµ.

S

G

D

S

G

D

S

G

D

SS

SSSS

UDS

UDS>Up

UDS<Up

UGS>UTUGS<UT

Kªnh

dÉn N

UGS>UT

Đặc tuyến ra/truyền đạt EMOSFET Phương trình đặc tuyến truyền đạt của EMOSFET

k: là hằng số, đơn vị [A/V2]

UGS là điện thế phân cực cổng nguồn

UT: điện thế ngưỡng

UT UGSmax

UGS UDS(V)

§ Æc tuyÕn truyÒn ®¹ t § Æc tuyÕn ra

UGS(V)

UGSmaxUT UGS=UTUT UGSmax

UGS UDS(V)


UGS(V)

UGSmaxUT UGS=UT

2)( TGSD UUkI

EMOSFET kênh n

Ứng dụng của FET

FET as a switch (khóa điện tử)

MOSFET as a switch (khóa điện tử)

Simple Power MOSFET Motor Controller

Complementary MOSFET Motor Controller

FET trong mạch khuếch đại

FET cũng được dùng để khuếch đại tín hiệu nhỏ như BJT.

Sự thay đổi dòng đầu ra (dòng ID) được điều khiển bằng điện

thế nhỏ ở đầu vào (điện thế UGS).

FET cũng có 3 cách mắc trong các sơ đồ mạch khuếch đại

giống như BJT, đó là:

Sơ đồ mạch cực nguồn chung (SC)

Sơ đồ cực máng chung (DC)

Sơ đồ cực cửa chung (GC)

Sơ đồ mạch cực nguồn chung (SC)

Sơ đồ mạch

Tín hiệu vào được đưa vào cực cửa G, tín hiệu ra lấy trên cực máng D.

Đặc điểm của mạch SC :

Tín hiệu điện áp vào và tín hiệu ra ngược pha nhau.

Trở kháng vào vô cùng lớn ZV = RGS

Trở kháng ra Zra = RD // rd

Hệ số khuếch đại áp lớn ( khoảng 150300 lần với JFET kênh N và 75150 lần với

kênh P)

Tương tự mạch E chung của BJT.

R2

RD

C1

C2

VDD

Ur

RS CS

R1

VS(t)

Rt

Ur(t)

t

US(t)

t

Sơ đồ cực máng chung (DC)

Sơ đồ mạch

Tín hiệu vào được đưa vào cực cửa

G, tín hiệu ra lấy trên cực nguồn S.

Đặc điểm của mạch DC :

Tín hiệu vào và tín hiệu ra

đồng pha nhau

Trở kháng vào rất lớn (hơn cả

trong sơ đồ SC)

Trở kháng ra rất nhỏ

Hệ số khuếch đại áp nhỏ hơn 1

Tương tự mạch C chung của BJT.

R2

RD

C1

C2

VDD

Ur

RS

R1

VS(t)

US(t)

t Ur(t)

t

Sơ đồ cực cửa chung (GC)

Sơ đồ mạch

Tín hiệu vào được đưa vào cực

nguồn S, tín hiệu ra lấy trên cực

máng D.

Đặc điểm của mạch GC :

Trở kháng vào rất nhỏ:

ZV = RS //(1/gm)

Trở kháng ra lớn:

Zr = rd //RD

sơ đồ này rất ít được dùng vì

không phỏt huy được các ưu

điểm của FET

RS

C1 C2

RD

VDD

UrUv

Phân cực cho FET Nguyên tắc chung

Xác định điểm công tác

Sơ đồ phân cực

Sơ đồ phân cực cố định

Sơ đồ tự phân cực

Sơ đồ phân cực phân áp

Sơ đồ phân cực bằng hồi tiếp

Phân cực cho FET Nguyên tắc chung

Điều kiện phân cực cho JFET (kênh N) là:

0 >UGS > UGS ngắt

UDS > 0

Điều kiện phân cực cho MOSFET kênh có sẵn (D-MOSFET) (kênh N)

Chế độ nghèo: 0 >UGS > UGSngắt và UDS >0

Chế độ giàu: UGS > 0 và UDS >0

Điều kiện phân cực cho MOSFET kênh cảm ứng (E-MOSFET) (kênh N)

UGS > UT ( UT là điện áp ngưỡng, là một giá trị dương)

UDS > 0

Lưu ý: Điều kiện phân cực với các loại FET kênh P ngược lại với các

điều kiện trên.

Phân cực cho FET Xác định điểm tĩnh Q

Điểm công tác tĩnh Q (UGSQ, IDQ, UDSQ).

Khi phân tích dùng các công thức chung với FET : Dòng cực cửa IG 0A

Dòng điện cực nguồn bằng dòng cực máng: IS = ID

Công thức hàm truyền đạt

JFET và DMOSFET:

EMOSFET

Để xác định điểm làm việc tĩnh Q ta dùng 3 bước:

Áp dụng định luật Krichoff ở mạch phía đầu vào để tìm UGS.

Dùng công thức của hàm truyền đạt ở trên để xác định dòng ID

Áp dụng định luật Krichoff ở mạch phía đầu ra để tìm UDS

2

)(

1.

offGS

GSDSSD

U

UII

2)( TGSD UUkI

Sơ đồ phân cực cố định (1)

Dùng 2 nguồn VGG và VDD để cấp điện áp cho các cực của JFET.

RG có nhiệm vụ cách ly tín hiệu đầu vào với nguồn cấp VGG.

IDSS=10mA

Up=-8V

RG= 1M

-VGG= -2V

RD = 2kW

C1

C2

VDD=20V

Uv

Ur

UGS

UDS

a) s¬ ®å ph©n cùc cè ®Þnh cho JFET b) sơ đồ tương đương chế độ tĩnh

VDD=20V

RD = 2kW

-VGG= -2V


PT Krichoff cho vòng đầu vào ta có:

UGS = const phân cực cố định.

Đường thẳng UGS = -VGG được gọi là đường phân cực.

Xác định IDQ qua PT truyền đạt

PT Krichoff cho vòng đầu ra PT đường tải tĩnh

QGG GS GS GGV U U V

2

( )

. 1GSQ

DQ DSS

GS off

UI I

U

. .Q QDD D D DS DS DD D DV I R U U V I R


Minh hoạ điểm công tác tĩnh trên đồ thị

UGS(off)

UGS= UGS(off)=-8V

IDmax=10mA

UGS= UGSQ=-2V

UGS= 0V

UDSmax= 20V

Đường phân cực

UGS = -VGG=-2V

UGS= -1V

UGS= -3V

UGS= - 4V

UGS= - 6V

-2V

QQ

UDSQ= 8,75V

IDQ

Đặc tuyến raĐặc tuyến truyền đạt

Đường tải tĩnh

Sơ đồ tự phân cực (1) Sơ đồ tự phân cực cho JFET

Chỉ dùng một nguồn một chiều VDD để phân cực cho JFET.

Dùng thêm điện trở RS, điện áp trên RS được đưa vào cực nguồn S Tạo UGS < 0.

RG

RD

C1

C2

VDD

Uv

Ur

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

RS CS

RG

RD

RS

VDD

Sơ đồ tự phân cực (2)

PT Krichoff cho vòng đầu vào:

Mà IG 0A nên ta có

đây là phương trình đường phân cực

Để xác định dòng IDQ và UGSQ ta kết hợp (1) và PT hàm truyền

đạt Shockley:

Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra

0 G G GS D SI R U I R

(1)GS D SU I R

2

( )

. 1 (2)GSD DSS

GS off

UI I

U

.( )

.( )Q Q

DD D D S DS

DS DD D D S

V I R R U

U V I R R



max

VDDI

D R RD S

QDSU

QDI

QGSU

QDI

.GS D SU I R


QGS GSU U


Ví dụ:

Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến

ra

IDSS=6mA

Up=-6V

RG=10M

RD =3,3k

C1

C2

VDD=20V

Uv

Ur

a) sơ đồ tự phân cực cho JFET b) sơ đồ tương đương chế độ tĩnh

RS=3,3k CS

RG=10M

RD =3,3k

RS=3,3k

VDD=20V


UGS(off)

UGS= UGS(off)=-6V

IDSS = 6mA

UGS= UGSQ=-3,465V

UGS= 0V

UDSmax= 20V


UGS = -IDRS

-3,465V

QQ

UDSQ= 13,07V

1,05

Đặc tuyến raĐặc tuyến truyền đạt


3,03

-6V

UGSQ

Ví dụ: thiết kế mạch phân cực cho JFET với tĩnh điểm Q (VDSQ=15V, IDQ=3.5mA).

Thay vào DCLL:

W

K3.45.3

1530

I

VVRR

D

DSQDD

SD

Từ đặc tuyến VA: với VGSQ=-1V →RS= VGSQ/ID=1/3.5=286Ω →RD=4KΩ

Ví dụ: Cho Vp=-5V, IDSS=10mA. Xác định tĩnh điểm Q, biết RG=1MΩ, RD=6.2KΩ, RS=1KΩ, VDD=24V.

Đặc tuyến truyền đạt của FET:

2

p

GSDSSD

V

V1II

Phương trình phân cực:

SDGS RIV

2

D

2

p

SDDSSD

5-

I110

V

RI1II

Giải phương trình này ta xác định được dòng ID=1.6mA. Thay vào DCLL:

V5.1212.66.124RRIVV SDDDDDS

Vậy Q: IDQ=1.6mA, VDSQ=12.5V.

Sơ đồ phân cực phân áp (1)

Sơ đồ phân cực phân áp cho JFET kênh N

Trong sơ đồ này, hai điện trở R1 và R2 tạo cầu chia điện áp, cung cấp điện áp

cho cực cửa G:

R2

RD

C1

C2

VDD

Uv

Ur

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

RS CS

R1

R2

RD

RS

R1

VDD

UG

2

1 2

.G DD

RU V

R R

Sơ đồ phân cực phân áp (2) PT Krichoff cho vòng đầu vào:

Để xác định dòng IDQ và UGSQ ta kết hợp (1) và PT hàm truyền đạt Shockley:

Để xác định UDSQ ta dùng PT Krichoff cho vòng đầu ra

2

( )

. 1 (2)GSD DSS

GS off

UI I

U

.( )

.( )Q Q

DD D D S DS

DS DD D D S

V I R R U

U V I R R

. . (1)G GS D S GS G D SU U I R U U I R



max

VDDI

D R RD S

QDSU

QDI

QGSU

QDI


QGS GSU U

.GS G D SU U I R

G

S

U

R

GU

Phân cực cầu phân áp:

DD

21

1GG V

RR

RV

21

2121G

RR

RRR//RR

DCLL:

SDDDSDD RRIVV

KII:

SDGSSDGSGGGG RIVRIVRIV do dòng IG≈0

SDGGGS RIVV

Thay vào đặc tuyến VA: 2

p

GSDSSD

V

V1II

→ta sẽ xác định được ID(Q). Có ID thay vào DCLL sẽ xác định được VDS(Q). Hai giá trị này chính là điểm tĩnh Q.


Ví dụ

Xác định điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến

ra

IDSS=8mA

UP=-4V

R2=270k

RD=2,4k

C1

C2

VDD=16V

Uv

Ur

a) sơ đồ tự phân cực phân áp b) sơ đồ tương đương chế độ tĩnh

RS=1,5k CS

R1=2,1M

R2=270k

RD=2,4k

RS=1,5k

R1=2,1M

VDD=16V

UG



4,1mA

Đường phân cực.GS G D SU U I R

1,21mA

Q

-4VUGSQ=-1,8V

IDQ=2,4mA

UG=-1,82V

IDSS=8mA

UGSQ=-1,8VQ

UDSQ=6,64V VDD=16V


UGS= 0V

Phân cực bằng hồi tiếp âm (1) Sơ đồ mạch

Xác định hệ số k của hàm truyền đạt:

Có:

Cặp điểm làm việc của E-MOSFET:

UGS(on) và ID(on) nên tính được hệ số k:

PT Krichoff cho vòng đầu vào:

vì IG = 0

Kết hợp với PT hàm truyền đạt :

PT Krichoff cho vòng đầu ra:

Xác định được Q có các thông số: IDQ, UGSQ, UDSQ

RD =2k

C1

C2

VDD=12V

Uv

Ur

RG=10M

UT = 3V

ID(on)=6mA

UGS(on)=8V

2)( TGSD UUkI

2

22

)(

)(/24,0

)38(

6

)(VmA

VV

mA

UU

Ik

TonGS

onD

DD D D G G GSV I R I R U

GS DD D DU V I R

2)( TGSD UUkI

.DD D D DSV I R U

UTUGSma

x

UGS UDS(V)

§ Æc tuyÕn ra

UGS(V)

UT=3V

IDQ=2,8mA IDQ=2,8mA

6mA6mA

12V 12V

QQ

UT=3V UGSQ=6,4V UDSQ=6,4V

§ Æc tuyÕn truyÒn ®¹ t

UGS = UGSQ=6,4V

ID(mA)

UGS(V)

Phân cực bằng hồi tiếp âm (2) Điểm làm việc tĩnh Q trên đặc tuyến truyền đạt và đặc tuyến ra

Chương 4: FET VÀ MẠCH ỨNG DỤNG

Documents

Transcript of Chương 4: FET VÀ MẠCH ỨNG DỤNG