Capítulo 6 - Autenticação · cruzamento, designada por matriz de barras cruzadas. Para ligar N...

Sistemas de Telecomunicações I

Capítulo 6

Comutação

João Pires

IST, Sistemas de Telecomunicações I 2

Estrutura de uma central de comutação digital

• Uma central de comutação digital local é constituída por duas grandes unidades: Unidade de assinante & concentração (UAC) e unidade do grupo de comutação (UGC). A UAC pode em alguns casos estar separada da central local fazendo parte da unidade remota. O equipamento de comutação está situado na unidade de concentração e no UGC.

Interface de linha de assinante (1)

Mul

tiple

xado

r

Unidade

de

concentração

Bloco do

grupo de

comutaçãoInterface de linha de assinante (30)

Sistema de controlo da central

Controlador das interfaces

Sin. MF

Tons

Sin. MF

CAS

CSS

Tronca digital

Sistema de gestão

Unidade de assinante & concentração Unidade do grupo de comutação

Linha analógica

As centrais de comutação de troncas incluem só a UGC.

Sinais de controlo

Linha digital

Linha analógica

CCS: Common Channel Signaling

CAS: Channel Associated Signalling

Sistema de Sinalização nº 7


Interface de linha de assinante analógico

• A estrutura de uma interface de linha de assinante (ILA) analógico é a seguinte:

• A alimentação é responsável por alimentar os telefones analógicos com uma tensão –48 DC. A protecção contra sobre-tensões protege a linha telefónica contra altas tensões (descargas atmosféricas, linhas de alta tensão). O relé de toque é responsável por gerar o sinal de toque de campainha. A unidade de supervisão extrai/insere a informação de sinalização. O híbrido faz a conversão de 2/4 e 4/2 fios. O codificador/descodificador éresponsável pela conversão A/D e D/A. O relé de teste permite testar o lacete local e detectar possíveis falhas.

Relé deteste deacesso

Relé detoque

Unidadede

supervisão

Alimentaçãode linha

Protecçãode sobre-tensões

Híbrido

Descodificador

Codificador

64 kb/s

64 kb/s

Mux

1

1

30Outras ILAs

Controlador de interfaces

Extracção de sinalização

Outras ILAs

Sistema de controlo da central

2 Mb/sAs funções de uma ILA podem-se sintetizar no acrónimo BORSCHT, ou seja alimentação (Batery), protecção contra sobre-tensões (Over-voltage protection), toque de campainha (Ringing), supervisão de linha (Supervision), codificação A/D e D/A ( Coding), híbrido (Hybrid ) e vários tipos de teste (Testing).


Etapas associadas à realização de uma chamada local

• Asprincipais etapas são as seguintes.

Identificação de assinante

Atribuição de memória

Análise dos dígitos

Estabelece o caminho

Sinal de linha

Endereço

Sinal de chamada

Sinal de resposta

Conversação

SupervisãoSinal de aclarar inv.Sinal de aclarar

10

Desliga o equipamento

1

Assinante Chamador Central local Assinante chamado

4

2

3

5

6

7

9

8

Sinal de apresar

Tom de chamada

Desliga o sinal e o tom de chamada

1) Estabelecimento de corrente DC na linha (sinal de apresar).

2) O assinante que requereu o pedido de serviço é identificado e é atribuido a esse assinante uma área de memória (registo).

3) Depois de disponibilizar o registo a central envia para o assinante chamador o sinal de linha.

4) O assinante marca os dígitos correspondentes ao endereço do destinatário.

5) O sistema de controlo analisa os dígitos e escolhe o circuito de saída apropriado para encaminhar a chamada. Se o circuito de saída estiver ocupado será enviado para o assinante o sinal de linha impedida.

6) Nesta fase são conhecidos os portos de entrada e de saída da matriz de comutação. Para estabelecer um caminho entre o porto de entrada e de saída da matriz de comutação o sistema de controlo deverá enviar para esta um sinal de controlo apropriado.

7) O sinal de chamada é enviado para o destinatário (toque de campainha) e o tom de chamada é enviado para o originário.

8) O assinante chamador atende levando ao estabelecimento de uma corrente DC. A conversação pode-se iniciar usando o circuito estabelecido através da matriz de comutação.


Matriz de comutação barras cruzadas

• Esta matriz não apresenta bloqueio de interligação

• A complexidade aumenta com o quadrado da dimensão da matriz

• A eficiência decresce inversamente com N

• Apresenta baixa fiabilidade (qualquer avaria num ponto de cruzamento implica que uma ligação não se pode efectuar)

1

2

3

4

5

54321

Mapa das ligações

1 2 3 4 5

3 1 5 2 4


Comutação espacial

• As matrizes de comutação espacial eram usadas nas antigas centrais de comutação analógias, como também são usadas nas modernas centrais digitais. São ainda usadas como malhas de interligação nos comutadores de alta velocidade (ATM).

• Matriz espacial com um único andar: Consiste numa matriz de pontos de cruzamento, designada por matriz de barras cruzadas. Para ligar N linhas de entrada a N linhas de saída requer N2 pontos de cruzamento.

1

2

3

n

1 2 3 m

Entra

das

Saídas

Matriz de comutação espacial n××××k

Ponto de cruzamento n××××m

123

n

123

m

m<n: concentrador m>n: expansor m=n: distribuior

2××××21

2

1

2

Elemento de comutação A matriz espacial monoandar apresenta para o caso em que n=m uma complexidade de C(1)=n2 e uma eficiência de utilização reduzida ou seja ε=n/C(1)=1/n.


Arquitecturas com dois andares

• As arquitecturas multiandar são baseadas em sub-matrizes sem bloqueio

• Com estas arquitecturas aumenta-se a eficiência

• Para estruturas com dois andares a complexidade é igual a 2N2/n (N: linhas de entrada e n: entradas da sub-matriz)

• Devido ao número limitado de ligações as arquitecturas com dois andares introduzem bloqueio de interligação

1

2

3

4

43

1 2

1 3

3 22 4

4 1

?

?


Matriz de comutação espacial multiandar

• As matrizes de comutação espacial monoandar apresentam uma complexidade (número de pontos de cruzamento) que aumenta com o quadrado da dimensão da matriz, enquanto a eficiência decresce com n . A fiabilidade também é baixa (qualquer avaria num ponto de cruzamento implica que uma ligação não se pode efectuar).

• Para resolver essas limitações usam-se as matrizes multiandar. Na figura seguinte representa-se uma matriz espacial com três andares NxN.

n×k

n×k

n×k

r×s

r×s

r×s

k×n

k×n

k×n

N li

nhas

de

entra

da

N li

nhas

de

saíd

a

r=s=N/n

Nesta estrutura as N entradas e as Nsaídas são divididas em sub-grupos de dimensão n e existem k percursos de uma dada entrada para uma dada saída.

#N/n #k #N/n

)2()3( 2

2

nNNkC +=Complexidade


Teorema de Clos para redes com três andares

• Para verificar o teorema de Clos suponha-se que se pretende realizar uma ligação entre uma entrada livre a e uma saída livre b. A pior situação é representada abaixo. As n-1 entradas da sub-matriz a que pertence a estão ocupadas e as n-1 saídas da sub-matriz a que pertence b também estão ocupadas. Além disso, estas 2(n-1) ligações são realizadas através de sub-matrizes do andar intermédio diferentes. Assim, requer-se uma sub-matriz adicional no andar intermédio, o que perfaz um total de k=2n-1 sub-matrizes intermédias.

1

n-1

2n-2

2n-1

nnxk kxn

1º andar

2º andar

3º andar

n-1 saídas do 1ºandar ocupadas

n-1 entradas no 3ºandar ocupadas

n-1 entradas ocupadas n-1 saídas

ocupadas

É necessária uma sub-matriz adicional

Entrada livre

Saída livreb

a


Representação de uma matriz espacial por um grafo

• Considera-se uma matriz 9x9, com n=3 e k=3

nxk3 3 3 3 3 39 9

Grafo da matriz Grafo de canal

3 3 3


Probabilidade de bloqueio

• Em muitas centrais de comutação telefónica não são requeridas redes de comutação sem bloqueio em sentido estrito. Por exemplo os concentradores são dimensionados para proporcionarem algum bloqueio na horas de ponta, tendo presente que os telefones residenciais só estão ocupados em cerca de 10 % do tempo na hora de ponta.

• O cálculo da probabilidade de bloqueio pode ser realizado usando o método de Lee. Este método baseia-se na independência entre caminhos alternativos e na independência entre ramos da mesma ligação.

• Seja pi a probabilidade de ocupação do caminho i. A probabilidade de bloqueio de uma ligação constituída por n caminhos alternativos é dada por

• Seja pi a probabilidade de ocupação do ramo i. A probabilidade de bloqueio de uma ligação constituída por n ramos em série é dada por

npppB ....21= npB = pppp n ==== ....21

)1).....(1)(1(1 21 npppB −−−−= npB )1(1 −−= pppp n ==== ....21


Bloqueio em redes com três andares

• Considere-se uma rede com três andares, que é caracterizada por cada sub-matriz do 1º andar ter n entradas e k saídas ( k<(2n-1)). O grafo de canal dessa rede é o seguinte:

• Quando nas sub-matrizes de entrada se têm k>n, a condição de independência dos diferentes caminhos conduz probabilidades de bloqueio superiores aos reais. Uma formulaçao mais exacta correspode ao método de Jacobaeus. De acordo com este método a probabilidade de bloqueio para a rede com três andares é dada por

1

2

k

p

p1

p

p1

p1

p :probabilidade de ocupação da linha de entrada

p1 :probabilidade de ocupação das ligações entre matrizes

kppn 1=kk kpnpB ])/1(1[])1(1[ 22

1 −−=−−=

Probabilidade de bloqueio para a rede com três andares

knk ppknk

nB −−−

= 22

)2()!2(!

)!( p :probabilidade de ocupação da linha de entrada


Comutação digital telefónica

• A comutação digital também é conhecida por comutação por divisão no tempo, porque neste tipo de comutação o circuito associado a uma conversação só é activado durante o intervalo de tempo correspondente a essa conversação. Note-se que, neste método antes da operação de comutação os canais telefónicos são amostrados à frequência de 8 kHz (o que origina um intervalo de amostragem de 125µµµµs), codificados com 8 bits e multiplexados para formar um sinal TDM.

• A comutação temporal consiste em transferir o conteúdo de um time-slot para outro time-slot.

Comutador

Espacial e

Temporal

3132 1231

1 trama

3132 1231

1 trama

3132 1231

3132 1231

1

N

1

N

O canal 3 (time-slot 3) da linha 1 de entrada é comutado para o canal 31 (time-slot 31) da linha N de saída. A comutação tem lugar quer no domínio do espaço (linha 1 para a linha N), quer no domínio do tempo (do time-slot 3 para o time-slot 31).

TS2 TS2

TS7 TS7

Trama #1 Trama #2TS7 TS7

Trama #1 Trama #2

TS2 TS2

TempoTempo


Comutação temporal

• A comutação temporal é implementada usando um dispositivo designado por TSI (Time-Slot Interchange). Exemplifica-se em seguida a utilização de um TSI para realizar o intercâmbio de time-slots entre tramas de entrada e tramas de saída.

• Implementação (Escrita sequencial e leitura aleatória)

A B C D E A B C D E

Trama#1 Trama#1

DEA C

1 2 3 4 5 1 2 3 4 5

B CA B

1⇒3 2 ⇒5 3 ⇒4 4 ⇒2 5 ⇒1

Padrão de ligações

Entrada do TSI

Saída do TSI

A1B2C3D4

E5

5142133425

Contador Memória de endereços

E D A C B

tempo

EDA CB

tempo

Escrita sequencial controlada pelo contador

Escrita aleatória controlada pela memória de endereços

Endereço da célula

Conteúdo da célula

Memória de dados


Comutador de intercâmbio de time-slots

• Exemplo de aplicação de um comutador de intercâmbio de time-slots (TSI):

• As amostras dos diferentes canais (conteúdo dos time-slots) são escritos sequencialmente na memória de dados (com capacidade para 100 octetos). Os endereços de escrita são gerados por um contador de time slots. A memória de dados é lida segundo a ordem determinada pelo conteúdo da memória de endereços (ou de controlo). No exemplo apresentado para ligar as linhas telefónicas 1 a 99, a posição de memória de endereços nº1 é programada com o múmero 99 e a posição 99 com o 1.

H

H

H

A/D &

MUX

DMUX &

D/A

0

1

990 1 99

Trama

0 1 99

10 99

- 99 1

Trama

Contador de time-slots

99

1

01

99

Memória de endereços

Memória de dados

Endereço de escrita

Endereço de leitura

Durante cada time-slot tem lugar uma operação de escrita e uma operação de leitura. Assim o tempo de acesso à memória é dado por ta≤125µs/(2w), onde w é o número de canais por trama


Estrutura básica de um TSI

• Estrutura básica de um TSI de 32 canais com escrita sequencial e leituraaleatória

Memóriade dados

32x8

S/P P/S

Selector

Memóriade

endereços32x5

Contador

Selector

Endereço deleitura

Endereço deleitura

8 bits 8 bits

5 bits

5 bits

5 bits

Do sistema decontrolo da central

Endereço deescrita

Endereço deescrita

5 bitsE/L

E/L

Endereços

2.048 Mbit/s

8×32kHz=256 kHz

Relógio

Selecciona a operação de escrita ou leitura

E L E L E L

TS#1 TS#2 TS#N

Controla a leitura da memória de endereços e a escrita da

memória de dados


Comutador digital espacial

• Um comutador digital espacial pode ser visto como uma matriz de pontos de cruzamento cuja configuração (estado dos pontos de cruzamento) pode ser alterada de time-slot para time-slot. Esses pontos de cruzamento são implementados usando portas lógicas rápidas, as quais são controladas por memórias (memórias de conexão).

1

2

n

1 2 m

Descodificador deendereços

1

w

1

w

1

w

Memórias deconexão

O comutador compreende uma matriz nxm e um conjunto de memórias de conexão. As n linhas de entrada transportam vias TDM com w time-slots, enquanto as m linhas de saída transportam também vias TDM com w time-slots.

Os pontos de cruzamento em cada uma das m colunas são controlados por uma memória de conexão com capacidade para armazenar um número de palavras igual ao número de time-slots w. A cada ponto de cruzamento de uma coluna é atribuído um endereço binário único.

A dimensão das palavras da memória de endereços deverá ser suficiente para armazenar um endereço binário para cada um dos n pontos de cruzamento de cada coluna, mais um endereço para manter todos os pontos desactivados. São necessários n+1 endereços, cada um identificado por um número binário de log2 (n+1) bits.


Comutação digital espacial (exemplo)

• Exemplifica-se na figura abaixo a utilização de um comutador espacial para implementar um determinado padrão de ligações.

1

2

7

1 2 7

Descodificador deendereços

Memórias deconexão

010111001

123

w

001010111

123

w

111001010

123

w

1 2 3 w

tempo

1

tempo

2 3 w

21

tempo

2 3 w1 2 3 w

1 22 3 21 3

tempo tempo21 3

1/TS1→→→→2/TS1 2/TS1 →→→→1/TS1 7/TS1 →→→→7/TS1 7/TS2 →→→→1/TS2 2/TS2 →→→→2/TS2 1/TS2 →→→→7/TS2 1/TS3 →→→→1/TS3 7/TS3 →→→→2/TS3 2/TS3 →→→→7/TS3

Padrão de ligações001

010

111

001

010

111

001

010

111

Sinais TDM de entrada com w time-slots

Endereço do ponto de cruzamento


Arquitecturas de comutação digital

• Os comutadores digitais podem ser baseados na matriz espacial digital (andar S), ou no TSI (andar T), ou ainda na combinação de ambos. Os andares S não podem comutar time-slots o que reduz a sua aptidão para interligar quaisquer dois assinantes . Por sua vez, a dimensão dos comutadores digitais basedas em andares T é limitada pelo tempo de acesso às memórias. Assim, usa-se, normalmente combinações de andares S e T.

• As arquitecturas com 2 andares introduzem bloqueio. Para ultrapassar o problema do bloqueio é necessário recorrer a arquitecturas com pelo menos 3 andares (Ex: TST ou STS).

15

Comutador

Espacial

NxN

1

N

TSI

TSI

TSIN

1

2 2

8215

15

15

Comutador

Espacial

NxN

1

N

TSI

TSI

TSIN

1

2 2

82

21

20

20TSI

TSI

TSI

15

21

15

Arquitectura TS Arquitectura TST

[1,2] ⇒ [N,15]

[1,8] ⇒ [2,15]Ligações

exemplificadasBloqueio: conflito

entre dois time-slots 15


Interligações numa matriz de comutação T-S-T

• Pretende-se estabelecer a interligação: A2/TS10→→→→C1/TS45

2124

Memória de conexão MC-B1

1

21

3

MC-B2 MC-B3

10

10

124

124

45

124

124

45

10

45 C1

A1

TSIMemória de dados


Escrita sequencial- Leitura aleatória

No time-slot 124 é lido o conteúdo da célula de memória de dados com endereço 10.

Escrita aleatória-Leitura sequencial

No time-slolt 124 é escrita a célula da memória de dados com endereço 45.

ME-A1

MD-A1

ME-A2

MD-A2 ME-C1

MD-C1

No time-slot 124 é activado o ponto de cruzamento com endereço 2.

Para realizar este tipo de interligações o sistema de controlo escolhe um time-slot livre na matriz espacial. Neste caso

o time-slot considerado é o 124

Matriz espacial digital

A2


Interligações numa matriz de comutação S-T-S

• Pretende-se estabelecer a interligação: A1/TS10→→→→C1/TS45

345

Memória de conexão MC-C1

1

21

3

2MC-C2 2MC-C3

10

10

45

45

10

Matriz espacial de entrada Memória de dados


No time-slot 45 é lida a célula da memória de dados com endereço 10

ME-B2

MD-B2

ME-B3

MD-B3

No time-slot 10 é activado o ponto de cruzamento com endereço 3 da entrada A1

2

1

21

3

2MC-A2 2

MC-A3

10

Matriz espacial de saída

A2

A1

A3

3 10MC-A1Memórias de conexão

B3

B2

B1

Escrita sequencial-Leitura aleatória

C3

C2

C1

45

No time-slot 45 é activado o ponto de cruzamento nº3 da saída C1


Arquitecturas de comutação multiandar

• As arquitecturas de comutação digital usadas normalmente usam três andares. A arquitectura STS usa um andar S (comutador digital espacial), seguido de um andar T (comutador de intercâmbio de time-slots) e termina com um andar S. A arquitectura TST é oposta daquela.

Comutador

Espacial

KxN

1

N

TSI

TSI

TSIN

1

2 2

82

15

15

Comutador

Espacial

NxK

8 15

2 15

Comutador

Espacial

NxN

1

N

TSI

TSI

TSIN

1

2 2

82

21

20

20TSI

TSI

TSI

15

21

15

1

k

Arquitectura STS

Arquitectura TST

kk kpNpB ])/1(1[])1(1[ 221 −−=−−=


12 −≥ Nk

Condição de Clos

ll lpwpB ])/1(1[])1(1[ 221 −−=−−=


12 −≥ wl

Condição de Closl:time-slots internos

w:time-slots externos

Capítulo 6 - Autenticação · cruzamento, designada por matriz de barras cruzadas. Para ligar N...

Documents

Transcript of Capítulo 6 - Autenticação · cruzamento, designada por matriz de barras cruzadas. Para ligar N...