BUSES: Son un grupo

Ao de la Verdad y la Reconciliacin Nacional

Tokio

TRABAJO DE INVESTIGACINTEMA:BUSES

CURSO:MICROPROCESADOR

ESPECIALIDAD:COMPUTACION E INFORMATICA

PROFESOR:LUIS GONZALES SUARES.

CICLO:V INTEGRANTES:

CAUPER PINEDO, MILCA

MARIN ACHING, JAY

ALEXANDER ROBLES SINARAHUA

TORRES MEDINA, NILDA J.

PINEDO SALDAA, LUIS M.

PUCALLPA PR

2002

BUSESSon un grupo de lneas de comunicacin que varan en cantidad segn la tecnologa en la cual han sido diseados, pudindose 8, 16, 32, 64 y ms bits.

Por cada lnea de comunicacin se transfiere un bits, que puede tener el valor de 0 1 segn la informacin que se procesa. Los buses pueden ser:

Datos

Direccin y

Control

Bus de Datos: Este tipo de bus utiliza datos que van hacer usados por los usuarios, al igual que cualquier otro tipo de bus, la ampliacin en su cantidad origina una velocidad en el transporte de datos.

Puede darse el caso los buses de datos pueden variar en cantidad segn su utilidad dentro del medio de trabajo.

Bus de Direccin: Estos buses se encargan de trasladar la posicin o lugar de almacenamiento que tiene una informacin, puede darse en un lugar especfico o dependiendo la totalidad de direccionamiento posible que se puede realizar.

Las direcciones o localizaciones pueden darse en Sistema Hexadecimal, los valores hexadecimales van hacer referencia a los datos que se van ha transportar y son buses diferentes para el tipo de datos. Buses de Control: Los buses de control son aquellos que permiten activar o seleccionar los diferentes componentes perifricos que van hacer utilizados por el valor o informacin que se quiere trasladar. El Bus de control se activa cuando un valor es localizado en una posicin de memoria, al igual que otros Buses stas no pueden trabajar solo sino compartir la activacin con otros Buses.

- Datos (Informacin)

Buses

- Direccin (Loc. Total de Memoria)

- Control (Funcin a los perifricos)

Bus Compartido: Son aquellos Buses que permiten ser utilizados momentneamente por otro tipo de Buses, cuando un Bus es utilizado el otro permanece deshabilitado hasta terminar la secuencia del trabajo de la informacin.

Bus Tri-Estado: Se denomina as al corto circuito que se produce cuando un perifrico o componente toma la seal y desactiva al resto. Solamente se activa aquel Bus cuando la informacin es derivada hacia el y se produce un cierre en las comunicaciones con otros componentes o perifricos.

Funciones que realiza:

El bus se pude definir como un conjunto de lneas conductoras de hardware utilizadas para la transmisin de datos entre los componentes de un sistema informtico. Un bus es una ruta que conecta diferentes partes del sistema, como el microprocesador, la controladora de unidad de disco, la memoria y los puertos de entrada/salida, para permitir la transmisin de informacin. En el bus se encuentran dos pistas separadas, el bus de datos de direcciones. La CPU escribe la direccin de la posicin deseada de la memoria en el bus de direcciones accediendo a la memoria, teniendo cada una de las lneas carcter binario. Es decir solo pueden representar 0 o 1 y de esta manera forman conjuntamente el nmero de la posicin dentro de la memoria (es decir: la direccin).

Existen dos estructuras de operaciones Entrada/Salida que tienen que ver con los buses, son: el bus nico y el bus dedicado. El bus dedicado trata a la memoria de manera distinta que a los perifricos (utiliza un bus especial) al contrario que el bus nico que los considera a ambos como posiciones de memoria. Este bus especial que utiliza el bus dedicado tiene 4 componentes fundamentales:

Datos: Intercambio de informacin entre la CPU y los perifricos

Control: Lleva informacin referente al estado de los perifricos (peticin de interrupciones)

Direcciones: Identifica el perifrico referido

Sincronizacin: Temporiza las seales de reloj.

La mayor ventaja del bus nico es su simplicidad de estructura que le hace ser ms econmico, no permite que se realice a la vez transferencia de informacin entre la memoria y el procesador y entre los perifricos y el procesador.

El bus dedicado es mucho ms flexible y permite transferencias simultneas. Su estructura es ms compleja y por tanto sus costos son mayores.

El bus del sistema de 400 Mhz. es un sistema avanzado que brinda tres veces ms ancho de banda que el bus del sistema del procesador Intel(R) III. Esto ofrece una velocidad de transferencia de 3.2 Gbytes entre el procesador Intel(R) Pentium IV y el controlador de memoria, y es el bus de sistema para Pcs de escritorio de mayor ancho de banda disponible en el mercado brindando el ms alto nivel de respuesta.

Bus de Sistema de 400 Mhz La microarquitectura Intel(R) NetburstTM posee un bus de sistema de 400 Mhz, que provee una velocidad de transferencia de 3.2 Gbytes por segundo, entre el procesador Intel(R) Pentium IV y la memoria, y es el bus de sistema disponible en el mercado con el mayor ancho de banda que brinda el ms rpido tiempo de respuesta.

ISA ISA (Industry Standard Architecture), que es el nombre con el que se conoce al bus estndar incorporado en los computadores 286, 386 y 486. Cuando compra una tarjeta ISA no tiene que preocuparse de la placa madre donde le piensa conectar, pues se pueden tanto en las placas madres ISA como en las EISA o Local.

EL BUS XT y EL BUS ISA (AT)

En 1980 IBM fabric su primer PC. En ese PC coloc un bus de expansin XT que funcionaba a una velocidad de 4.77 Mhz. El ancho de banda de ese bus era de 8 bits.

Posteriormente se diseo el bus AT, que en relacin con el bus de datos, tena finalmente 16 bits (ISA). Era compatible con su antecesor. Tambin se ampli el bus de direcciones, concretamente hasta 24 bits. Se aument la velocidad de cada una de las seales de frecuencia, de manera que toda la circulacin de bus se desarrollaba ms rpidamente. De 4.77 Mhz. en el XT se pas a 8.33 Mhz. Tena una velocidad de transferencia mxima de 8 Mbps.

EISA

El Bus EISA (Extended Industry Estndar Architeture) fue diseado como una versin de ISA ms rpida y con ms prestaciones. Una tarjeta EISA en una ranura de expansin EISA puede enviar datos a y desde la tarjeta madre, al doble de velocidad que una tarjeta ISA en una ranura ISA o EISA. La mayora de las placas madres EISA combinan ranuras EISA y ranuras ISA.

EISA (Extended ISA)

El principal rival del bus MCA fue el bus EISA (1987-1988), que tambin estaba basado en la idea de controlar el bus desde el microprocesador y ensanchar la ruta de datos hasta 32 bits. EISA mantuvo compatibilidad con las tarjetas de expansin ISA ya existentes lo cual le oblig a funcionar a una velocidad de 8.33 Mhz.

En una mquina EISA, puede haber al mismo tiempo hasta 6 buses principales con diferentes procesadores centrales y con sus correspondientes tarjetas auxiliares.

En este bus hay un chip que se encarga de controlar el trfico de datos sealando prioridades para cada posible punto de colisin o bloqueo mediante las reglas de control de la especificacin EISA. Este chip acta en la CU como un controlador del trfico de datos. A pesar de ser mejor que los anteriores, este bus no lleg a sustituirlos porque los sistemas que disponan de l eran de mayor coste y en aquellos tiempos no se necesitaba ms velocidad de la que los otros ofrecan.

BUS MICRO CHANNEL (MCA)

El diseo MCA (Micro Channel Arquitecture) permita una ruta de datos de 32 bits, ms ancha y una velocidad de reloj ligeramente ms elevada de 10 Mhz, con una velocidad de transferencia mxima de 20 mbps.

Pero lo que es ms importante el novedoso diseo de bus de IBM incluy un circuito de control especial a Cargo del Bus, que le permita operar independientemente de la velocidad e incluso del tipo del microprocesador del sistema.

El inconveniente era que la arquitectura de IBM era totalmente incompatible con las tarjetas de expansin, que se incluyen en el bus ISA. Esto se deba a que los conectores de las tarjetas de expansin MCA eran ms pequeos que las de los buses ISA.

LOCAL BUS VESA present la primera versin del estndar VL-BUS en agosto de 1992. La aceptacin por parte del mercado fue inmediata. La velocidad con este tipo de buses depende del nmero de conectores, cuando ms hay mayor es la velocidad. La mejor combinacin de rendimiento y funciones se da a 33 Mhz.

Aos ms tarde se cre la versin 2.0. Este bus funcionaba a 64 bits y adems mantena toda la compatibilidad con el VL-BUS. Constaba hasta de 3 ranuras a 40 Mhz. y dos a 50 Mhz.

PCI (Peripheral Component Interconnect)

(Este es el bus que se usa en la actualidad) El bus PCI, (Interconexin de los componentes perifricos) es independiente de la CPU, ya que entre la CPU y el bus PCI se instalar siempre un controlador de bus PCI.

El bus PCI no depende del reloj de la CPU, porque est separado de ella por el controlador del bus. El lmite prctico en la cantidad de conectores para buses PCI es de tres: como ocurre, con el VL. El actual estndar PCI autoriza frecuencias de reloj que oscilan entre 20 y 33 Mhz.