7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 1/13

 

ASIP cho xử lý tín hiệu (Application-Specific Instruction Processor)

TS. Nguyễn Đức Minh

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 2/13

Mục tiêu

Các thiết bị thông tin di động cần:

Kích thước nhỏ 

Giá thành thấp 

Tiêu thụ ít năng lượng 

Cần tối ưu MOPS/Watt và MOPS/mm2 (số phép toán trên 1 giây trên 1 watt hoặc trên

1mm2

) Đảm bảo độ linh hoạt giúp giảm giá thành

HUST-FET, 27/05/20122

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 3/13

So sánh hiệu quả tính toán và độ linh hoạt 

HUST-FET, 27/05/20123Nguồn: T.Noll, RWTH Aachen

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 4/13

So sánh hiệu quả tính toán và độ linh hoạt 

HUST-FET, 27/05/20124Nguồn: Advanced Computer Architecture Laboratory, University of Michigan

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 5/13

Nguyên tắc cơ bản 

Xử lý tín hiệu dựa trên một số ít các thuật toán cơ bản.

Các thuật toán cơ bản chiếm khối lượng lớn trong yêu cầu tính toán

Tối ưu các thuật toán cơ bản trong xử lýtín hiệu bằng các chỉ thị (instructions) phùhợp 

HUST-FET, 27/05/20125

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 6/13

Một số thuật toán cơ bản có thể triển khai

Butterfly unit  Viterbi decoder

 MAP decoder  FFT

 Eigenvalue decomposition (EVD)  MUSIC Delay acquisition  MIMO Tx processing

Matrix-Matrix & Matrix-Vector Multiplication  MIMO processing (Rx & Tx)  LMMSE channel estimation (OFDM & MIMO)  Iterative (Turbo) Decoding

CORDIC  Frequency offset estimation (e.g. AFC)  Phase synchronization

 OFDM post-FFT synchronization (sampling clock, fine frequency) FFT & IFFT (spectral processing)

 OFDM  Speech post processing (noise suppression)  Image processing (not FFT but DCT) 

HUST-FET, 27/05/20126

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 7/13

Electronic System Level

DesignTS. Nguyễn Đức Minh

TS. Đặng Quang Hiếu 

ThS. Trần Mạnh Hoàng

HUST-FET, 27/05/20127

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 8/13

Outline

Design Flow

Hardware Design Manpower

Design Cost

HUST-FET, 27/05/20128

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 9/13

Electronic System Level Design Flow

HUST-FET, 27/05/20129Nguồn: International Technology Roadmap for Semiconductors 2009

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 10/13

Design Steps and Manpower

HUST-FET, 27/05/201210Source: http://www.soccentral.com/ 

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 11/13

Electronic System Level Cost

Software Costs > Design and Verification Costs >> Manufacturing

Design makes products different

HUST-FET, 27/05/201211Nguồn: International Business Strategy 2009

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 12/13

System-on-Chip Design and Verification

HUST-FET, 27/05/201212

7/31/2019 ASIP Introduction

http://slidepdf.com/reader/full/asip-introduction 13/13

Experimental Design Flow

HUST-FET, 27/05/201213

SOPC Builder 

Configure Processor 

Select & Configure

Perigherals, IP

p 

Generate 

Conect Block 

Custom InstructionsProcessor Library

Peripheral Library IP Modules

Verifacation

&

Debug 

Nios II IDE 

C++ file

Custom Library

Peripheral Driver 

Compiler,Linker,Debugger  

Atera FPGA 

Quartus II 

HDL

Source

Files 

Synthesis& Fitter 

User

DesignOther IP 

Block