Arquitectura de Bus

8/2/2019 Arquitectura de Bus

1/49

ARQUITECTURA DE BUS CONDUCTOS MEDIANTE LOS

CULES SE PUEDE TRANSFERIR

DATOS SE CONTROLA Y MANEJA DENTRODEL CPU

XT TECNOLOGIA DE CAMBIO

4.7MHZ 8 BITS ISA INDUSTRIAL STANDARDARQUITECTURE 8 MHZ 16 BITS ,20MBPS


2/49

ARQUITECTURA DE BUS MCA MICRO CHANNEL

ARQUITECTURE 10MHZ A 12 MHZ.

32 BITS SE EMPLEO EN LA PS2 EISA ENHANCED ISA 8MHZ A 20MHZ. 32BITS VELOCIDAD DE33MBPS

VESA VIDEO ELECTRONICSTANDARD ASSOCIATION 33-50MHZ 32BITS

PCI PERIPHERAL COMPONENT

INTERFACE 33MHZ 32-64BITS


3/49

ESTRUCTURA DE BUSES

BUS UNICO NO SOPORTA DMA

TRATA A LAS MEMORIAS YPERIFERICOS DE IGUAL MANERA

BUS SIMPLE ECONOMICO

NO PERMITE TRANSFERENCIA DEINFORMACIN SIMULTANEA


4/49

ESTRUCTURA DE BUSES

BUS DEDICADO

TIENECONTROLADOR DMA

BUS FLEXIBLE

MAYOR COSTO

PERMITE TRANSFERENCIA DEINFORMACION SIMULTANEA

ESTRUCTURA COMPLEJA


5/49

BUS UNICO

CPU MEM P1 P2

BUS DE DIRECCIONES

BUS DE DATOS


6/49

BUS DEDICADO

CPU MEM

BUS DE ADD

BUS DE DATOS

P1

BUS DE SINC.

BUS DE CONTROL

BUS DE ADD

BUS DE DATOS


7/49

BUS XT VELOCIDAD 4.77MHZ ANCHO DE BANDA DE 8 BITS

BUS SINCRONO VELOCIDAD DEL BUS ES LA

MISMA QUE LA DEL

MICROPROCESADOR


8/49

SLOT XT

A1B1

A31B31

SLOT DE 62 PINES


9/49

BUS ISA

VELOCIDAD DE 8.33MHZ

COMPATIBLE CON EL BUS XT

BUS ASINCRONO

ANCHO DE BANDA 16 BITS

VELOCIDAD DETRANSFERENCIA DE 8MHZ,20MBPS DE VELOCIDAD.


10/49

SLOT ISA

A1B1

C1D1

CONECTOR DE 62 PINES


A31B31

C18D18


11/49


12/49

BUS MCA ANCHO DE BANDA DE 32 BITS

VELOCIDAD DE RELOJ DE 10MHZ

VELOCIDAD DE TRANSFERENCIA DE20MBPS

INCOMPATIBLE CON EL BUS ISA

INDEPENDIENTE DE LA VELOCIDADDEL MICROPROCESADOR


13/49

MCA


A1B1

A53B53


14/49

BUS EISA ANCHO DE BANDA DE 32BITS COMPATIBLE CON ISA

VELOCIDAD DE RELOJ DE 8 MHZ A20 MHZ.

VELOCIDAD DE 33MBPS SISTEMA ABIERTO

PERMITE MULTIPROCESOAPROVECHADO POR ALGUNOS S.O

PUEDE MANEJAR HASTA 6 BUSES


15/49

BUS EISA TIENE UN CONTROLADOR DE

TRAFICODE DATOS ANTE

POSIBLES COALISIONES OBLOQUEOS ISP SISTEMAPERIFERICO INTEGRADO


16/49

EISA


17/49

EISA


18/49

VESA LOCAL BUS

COMPLEMENTA AL BUS ISA ANCHO DE BANDA DE 32 BITS

PUEDE REALIZAR OPERACIONES A16 BITS VELOCIDAD DE RELOJ DE HASTA

66MHZ

TRANSFERENCIA DE 120MBPS TARJETAS HECHAS

GENERALMENTE PARA GRFICOS


19/49

VESA LOCAL BUS

SE ENCUENTRA EN PLACAS 486 A MAYOR CANTIDAD DE

TARJETAS MENOR VELOCIDADDE RELOJ

A 33MHZ 3 TARJETAS

A 40MHZ 2 TARJETAS A 50MHZ 1 TARJETA


20/49

VESA LOCAL BUSA1B1

C1D1

SLOT VESA


21/49

BUSP

CI FABRICADO POR INTEL

CONEXIN CON LAS TARJETAS DE

AMPLIACIN EN DIRECCIONES,INTERRUPCIONES ACCSESO A DMAES AUTOMTICA

ES INDEPENDIENTE DE LAVELOCIDAD DEL CPU


22/49

BUSP

CI SE PUEDE INSTALAR UN

MICROPROCESADOR DE MAYOR

VELOCIDAD SIN PROBLEMA VELOCIDAD DE RELOJ OSCILA

ENTRE 33 HASTA 66MHZ

150 MBPS DE TRANSFERENCIA.

HAY TARJETAS GRFICAS,TARJETAS SCSI, TARJETAS DE RED


23/49

BUSP

CI

SOPORTA PLUG AND PLAY

DISEADO PARA 32 Y 64 BITS.


24/49

PCIA1B1

C188D188


25/49

PCI


26/49

BUS AGP

PARA VIDEO

DESARROLLA VELOCIDADDE 264 Mbps y 528 Mbps.

66 Mhz. De ancho de banda


27/49

AGP


28/49

PRINCIPIO DE

FUNCIONAMIENTO DEBUSES

BUS DE DATOSBUS DE ALIMENTACIN

BUS DE CONTROLBUS DE DIRECCIONES


29/49

BUS DE CONTROL

RESET

RELOJ

I/O CH CHK

I/O CH RDY

IRQ

IOR

IOW

SBHE

ENABLE

READY

TEST

INTRNMI


30/49

MAINBOARD

CHIP

SET

CHIP

SET

CACHE

SOCKET 7

BIOSISA

PCI

IDE 0

IDE 1

PRT

FDC

SIMM

DIMM

K

B

COM1

COM2

P1


31/49

COMPONENTES

SLOT

PROCESADOR

BIOS

CHIP SET

MEMORIA

CONECTORES DE I/O


32/49

SLOT


33/49

PROCESADOR


34/49

BIOSBOOT

POST

SETUP


35/49

CHIPS SET

ELEMENTOS DE APOYO ALMICROPORCESADOR

TEMPORIZACION

CONTROLADOR DE BUS

DMA C

PIC

DIVISOR DE FRECUENCIAS

CONTROLADORES DE PERIFERICOS


36/49

CHIPS SET430 FX

PARA PENTIUM l NO MMX

430 HX

MAS RAPIDA QUE LA ANTERIOR SOPORTEPARA PLACAS DUALES.

430 VX

CON SOPORTE PARA SDRAM430 TX

SOPORTA SDRAM, MMX, ULTRADMACARECE DE AGP Y DE BUS A 100MHZ.


37/49

CHIPS SET440 FX

PARA PENTIUM PRO Y PENTIUM ll

440 LX

ESPECIAL PARA PENTIUM ll PEOR NOMANEJA BUS A 100MHZ.

440BX

MANEJA BUS DE 100MHZ440 EX

VALIDO PARA CELERON.


38/49


39/49


40/49

MEMORIA RAM


41/49

CONECTORES

AUXILIARES


42/49

Caracteristicas de

mainboards actualesSOCKET

CONECTORES

PCI

AGP

RAM

CHIP SET


43/49

TARJETAS MADRES

TOMATO BOARD

AGP

FULL YES VIA XCELL2000

CHIP SET 440 LXATX

AGP

VT82C

691

CELERON HASTA 333MHZ NO 366 433MHZ

AJT DE VOL SI NO SI NO ESPECF

SOPORTA

PENTIUM IINO ESPECIFICA HASTA

333 MHZ

HASTA

550MHZ

HASTA

500 MHZ

BIOS AMI AWARD AMINO ESPEC


44/49

TARJETAS MADRES

TOMATO FULL YES VIA XCELL2000

No DE SLOTS

DIMM

3 3 3 3

CAPACIDAD

MAX DE MEM512MB 128MB EDO 768 MB

DIMM

768 MB

DIMM

PORT AGP SI SI SI SI

CAPACIDADDE AUTO JP

SI NO TIENE SI NO

No DE SLOTS

ISA

2 3 2 1

No DE SLOTS

PCI

4 4 4


45/49

TARJETAS MADRES

TOMATO AGP FULLYES VIA XCELL2000

SONIDO INBTEGRADO 3D SOUND NO 3D SOUND 3D PCI SOUND

VIDEO INTEGRADO NO NO NO SI

ANTIVIRUS EN

BIOSNO NO NO SI


46/49

CPU SELECTOR

JUMPER ABIERTO O EN OFF

JUMPER CERRADO O EN ON


47/49

SELECTOR DE VELOCIDAD

66MHZ OFF ON

JP12 JP11

60 MHZ ON OFF

50 MHZ ON ON

VELOCIDAD DEBUS

JP13 JP14

2.0 ON OFF

1.5 OFF OFF

2.5 ON ON

3.0 OFF ON

FACTORVELOCIDAD

INTERNA

DE RELOJ


48/49

FLASH EPROM JUMPER

12 VOL.

JP3

ON

5 VOL OFF(DEFAULT)

SELECTOR DE BATERIA INTERNA

J7

BATERIA EXTERNA

BATERIA INTERNA

BORRAR CMOS

1 2 3 4OFF

2-3 ON

1-2 ON


49/49

REGULADOR DE VOLTAJE

3.3 VOLT. 1-2 ON

3.5 VOLT. 2-3 ON

J81 2 3

BUS SELECTOR DE CK

JP10

PCI CLOCK / 4 2-3 ON 60 - 66MHZ

PCI CLOCK / 3 1-2 ON 50 MHZ

1 2 3

Arquitectura de Bus

Documents

Transcript of Arquitectura de Bus