Apostila Transistor de Efeito de Campo

Aula 5: Chaves Semicondutoras de Potncia O MOSFET

Eletrnica Industrial

1. O transistor de efeito de campo de semicondutor de xido metlico (MOSFET): O transistor de efeito de campo de semicondutor de xido metlico (Metal Oxide Semiconductor Field Effect Transistor - MOSFET) de potncia com capacidade aprecivel de conduo de corrente e de tenso de bloqueio, ou seja, potencialmente capaz de ser utilizado em aplicaes de Eletrnica de Potncia encontra-se disponvel desde o incio da dcada de 80. Este dispositivo tem-se tornado largamente utilizado como transistor de potncia e, de fato tem substitudo o transistor bipolar de potncia em muitas aplicaes, especialmente naquelas em que grande velocidade de chaveamento necessria. Os MOSFETs operam sob diferentes mecanismos fsicos que os transistores bipolares e uma clara compreenso destas diferenas essencial para a efetiva utilizao de ambos. O MOSFET uma chave de atuao rpida em nveis de potncia. Diferentemente do transistor bipolar, que controlado por corrente, o MOSFET um dispositivo controlado por tenso. A Figura 35 mostra o smbolo que representa o MOSFET. Neste diagrama pode-se observar a existncia de trs terminais denominados de dreno (D), porta (P) e fonte (F). De acordo com esta figura os terminais principais conectados ao circuito de potncia so os terminais dreno e fonte, sendo que a corrente no transistor flui no sentido dreno-fonte quando uma tenso positiva aplicada no terminal porta.

Figura 35 Diagrama do MOSFET de potncia.

A. Princpio de funcionamento A estrutura bsica do MOSFET lateral de baixa potncia mostrada na Figura 36 e utilizada para ilustrar o mecanismo de funcionamento do MOSFET. As regies n+ da fonte (source - S) e do dreno (drain - D) encontram-se difusas ou implantadas num substrato de silcio tipo P relativamente pouco dopado, e uma fina camada de Dixido de Silcio isola a porta (gate - G), normalmente construda de Alumnio, da superfcie



de silcio. Nenhuma corrente flui entre as regies do dreno e da fonte sem que um canal n seja formado entre eles, uma vez que ambos tm em seu caminho duas junes pn opostas e conectadas em srie.

Figura 36 Estrutura do MOSFET lateral.

Quando uma tenso positiva com relao fonte aplicada porta, cargas positivas so criadas no metal (Alumnio). Em resposta a estas cargas, cargas negativas so induzidas na regio de silcio prxima a porta. Isto resulta na formao de uma regio de depleo contendo uma fina camada de eltrons mveis. Pode-se dizer que a aplicao de uma tenso positiva na porta inverte uma poro do silcio tipo P, formando um canal n com baixa resistncia aos eltrons. Este canal n permite que a corrente flua livremente entre os terminais do dreno (D) e da fonte (S). Observa-se que, de acordo com o que foi descrito acima, um importante parmetro nos MOSFETs a tenso limiar definida como VGS(Th). Este parmetro corresponde a menor tenso positiva aplicada porta do MOSFET que capaz de induzir um canal n. Com uma tenso inferior a VGS(Th) aplicada a porta o MOSFET permanece bloqueado. Esta estrutura mostrada na Figura 36 uma estrutura horizontal, ou lateral, que possui graves limitaes associadas com o aumento da rea de substrato, o que a torna economicamente invivel para utilizao em grandes correntes. Para aplicaes onde nveis de correntes maiores so necessrios a estrutura vertical, conhecida como VDMOS preferida, Figura 37.

Prof. Mrio Lcio da Silva Martins

Unidade I - 50



Figura 37 Estrutura do VDMOS, MOSFET vertical.

Na primeira observao da Figura 37, parece no existir modo algum para que a corrente circule entre os terminais do dreno e da fonte. No existe meio para que haja uma injeo de portadores minoritrios na regio onde encontra-se o silcio tipo P atravs do terminal da porta, pois este isolado da regio tipo P. Entretanto, tal como no MOSFET lateral, a aplicao de uma tenso positiva na porta converter uma poro do silcio abaixo da porta em um canal tipo n, o qual conecta o terminal da fonte com o terminal do dreno. Muitos aspectos da estrutura do MOSFET podem ser observados. Primeiramente, a fonte construda por milhes de pequenas reas com formato de polgonos que esto conectadas em paralelo e circundadas pela regio da porta. A forma geomtrica da regio da porta tem influncia na resistncia de conduo do MOSFET. Em segundo lugar, existe um transistor bipolar npn parasita entre os terminais da fonte e do dreno, como mostrado na Figura 37. A regio tipo P serve como base deste transistor parasita. Para reduzir a probabilidade deste transistor permanecer em conduo, a regio P curto-circuitada com a regio da fonte atravs da sobreposio destas regies durante a fabricao do MOSFET. Como resultado disto, forma-se um diodo parasita conectado entre os terminais fonte e dreno, conforme mostrado na Figura 37. Este diodo pode ser muito til em algumas aplicaes como, por exemplo, em fontes de telecomunicao, onde conversores CC-CC isolados do tipo full-bridge so largamente utilizados. Em terceiro lugar, existe uma sobreposio entre a metalizao da porta e a regio n-. Esta sobreposio tem dois propsitos: o primeiro melhorar a condutividade da regio n-


Unidade I - 51



formando uma camada de acumulao e ajudando a minimizar a resistncia de conduo; o segundo manter a curvatura na regio de depleo quando o MOSFET esta bloqueado, evitando que a regio de depleo torne-se muito estreita e a capacidade de bloquear tenses do MOSFET seja reduzida. A Figura 38 mostra estes fenmenos.

(a) (b) Figura 38 Fenmenos da estrutura do MOSFET. (a) Camada de acumulao; (b) Camada de depleo.

B. Curva caracterstica. A curva caracterstica do MOSFET mostrada na Figura 39. Para assegurar uma queda de tenso dreno-fonte pequena em seu estado de conduo, minimizando as perdas, a tenso aplicada porta deve possuir um valor elevado, normalmente 15 V. Este valor de tenso suficiente para garantir que o transistor opere na regio de resistncia constante, onde a corrente de dreno seja limitada acima da corrente de carga definida pelo circuito. Todavia, a mxima tenso permitida no terminal porta fica em torno de 20 V. Tenses acima deste valor podem causar danos irreparveis ao transistor. O dixido de silcio que isola a porta do corpo do transistor um isolante com corrente de fuga praticamente desprezvel. Uma vez que a carga da porta estabelecida, no existe mais corrente de porta. Portanto, pode-se dizer que o MOSFET apresenta um ganho muito grande entre a potncia do circuito de controle e os terminais do transistor. A ausncia de carga armazenada no interior do dispositivo fornece a possibilidade de um chaveamento mais rpido do que dos demais transistores. A resistncia de conduo do MOSFET uma funo do valor da tenso de ruptura direta destes dispositivos. Assim, os MOSFETs so largamente utilizados para tenses abaixo de 500V, apresentando caractersticas incomparavelmente superiores que outros

dispositivos nesta faixa de tenso. Todavia, para tenses mais elevadas, as perdas emProf. Mrio Lcio da Silva Martins

Unidade I - 52



conduo dos MOSFETs comprometem o seu desempenho.

(a)

(b)

Figura 39 Caracterstica iD versus vDS do MOSFET de potncia. (a) Terico; (b) MOSFET IRFP460 (20A/600V).

Em alguns casos o diodo intrnseco torna-se um obstculo, pois o seu tempo de recuperao reversa equivale ao tempo de recuperao reversa de um diodo genrico e, portanto, este diodo deve ser evitado em aplicaes como inversores de tenso que comutem em altas freqncias acima de 10 kHz. O MOSFET de potncia pode ser controlado diretamente de circuitos microeletrnicos (CMOS). Acima de aproximadamente 100 V as perdas em conduo dos MOSFETs tornam-se maiores do que as perdas de conduo dos transistores bipolares, entretanto, como as perdas em comutao (chaveamento) dos MOSFETs so muito menores, os MOSFETs ainda apresentam maior eficincia. O MOSFET tem um coeficiente de temperatura positivo, permitindo com que a conexo em paralelo destes dispositivos seja relativamente simples.

C. Limitaes e rea de operao segura. O MOSFET apresenta duas tenses que no devem ser excedidas, so elas: VGS(Max) e BVDSS. A mxima tenso porta-fonte (VGS(Max)) determinada pelo fato de que o xido SiO2 que isola a porta no pode ser quebrado pela aplicao da tenso positiva na porta. Valores tpicos para VGS(Max) ficam em torno de 20 e 30 V. Deve-se


Unidade I - 53



observar que alm da fonte de tenso utilizada pelo circuito de acionamento (drive) cargas estticas podem provocar surtos de tenso que podem superar o valor de VGS(Max) vindo a danificar o dispositivo semicondutor. Por outro lado, a mxima tenso drenofonte (BVDSS) a maior tenso que o MOSFET pode suportar sem que ocorra a sua ruptura por avalanche da juno pn formada entre a regio do dreno e a regio P do MOSFET. A rea de Operao Segura (SOA) de um MOSFET mostrada na Figura 40. Trs fatores determinam a SOA do MOSFET: a sua mxima corrente de dreno, ID(Max); a temperatura de juno, Tj, a qual governada pela dissipao de potncia do dispositivo; e a tenso mxima suportada pelo dispositivo, BVDSS. Deve-se observar que o MOSFET no apresenta segunda ruptura como os transistores bipolares de potncia.

Figura 40 rea de Operao Segura do MOSFET de potncia.

D. Caractersticas estticas. Exceto em altas freqncias, quase toda a potncia dissipada em um MOSFET ocorre quando o dispositivo encontra-se em conduo. A potncia instantnea dissipada dada por,

PMOSFET ( on ) = I 0 2 rDS ( on )

(5.34)

A resistncia de conduo possui vrios componentes, entretanto, para tenses BVDSS maiores que algumas centenas de volts, a resistncia Rd predominante. Uma estimativa otimista da resistncia especfica ( .cm2) do MOSFET dada por,Rd A = 3 10 7 BVDSS Onde A a rea transversal por onde a corrente de dreno (iD) circula. (5.35)


Unidade I - 54



Figura 41 Distribuio da resistncia de conduo do MOSFET de potncia.

E. Caractersticas dinmicas. Os MOSFETs so intrinsecamente mais rpidos do que os transistores bipolares porque no h excesso de portadores minoritrios para ser movidos para dentro e para fora do dispositivo quando este entra em conduo ou em bloqueio. As nicas cargas que devem ser movidas so as cargas das capacitncias intrnsecas e da camada de depleo, as quais so vistas na seco transversal do MOSFET mostrado na Figura 42. Estas capacitncias podem ser modeladas pelo circuito equivalente do MOSFET, Figura 43, o qual vlido quando o MOSFET encontra-se em bloqueio ou na regio ativa.

Figura 42 Capacitncias intrnsecas do MOSFET de potncia.

A capacitncia entre o dreno e a fonte no includa no circuito equivalente pois


Unidade I - 55



esta no afeta as caractersticas de chaveamento do MOSFET. Todavia, esta capacitncia deve ser considerada para projetos de circuitos de snubber e para o levantamento das perdas do dispositivo.

(a)

(b)

(c)

Figura 43 Circuito equivalente do MOSFET de potncia.

A fonte de corrente controlada por tenso iD definida como,

0, para vGS < vGS (Th ) iD (t ) = g m ( vGS vGS (Th ) ) , para vGS vGS (Th )

(5.36)

Este mtodo para considerar a corrente de dreno na regio ativa sugerido pelo fato de que a curva de caracterstica de transferncia pode ser aproximadamente linear, Figura 44.

(a)

(b)

Figura 44 Curva caracterstica de transferncia do MOSFET de potncia. (a) Terico; (b) MOSFET IRFP460 (20A/600V).

A inclinao da curva de transferncia na regio ativa a prpria transcondutncia gm.


Unidade I - 56



O MOSFET entra na regio hmica quando, 0 < vDS vGS vGS (Th ) (5.37)

Em fontes chaveadas onde vGS >> vGS (Th ) , quando o dispositivo esta em conduo, o critrio para entrada na regio hmica pode ser simplificado como, vDS vGS (5.38)

Na regio hmica o modelo da fonte de corrente controlada no mais vlido e o modelo passa a ser como mostrado na Figura 44(b). Uma resistncia rDS(on) includa no modelo para computar as perdas hmicas, as quais surgem principalmente na regio n-. Existem perdas ohmicas nas resistncias de conduo do canal n, mas estas so muito menores se comparadas s perdas na regio n-. Deve-se observar tambm que as capacitncias Cgs e Cgd no so constantes, mas variam com a tenso atravs das mesmas. A variao mais significante ocorre com a capacitncia Cgd porque a tenso atravs desta capacitncia, vDS apresenta uma excurso muito maior do que a tenso aplicada na porta, ou seja, em Cgs. F. Formas de onda de chaveamento. Como foi feito com o circuito anlogo do transistor bipolar mostrado na Figura 30, a carga indutiva para o circuito da Figura 45(a) tambm modelada como uma fonte de corrente constante I0 que se encontra em paralelo com o diodo de roda-livre Df. O MOSFET substitudo pelo seu circuito equivalente para regio ativa (modelo). A porta comandada por uma fonte de tenso VGG em srie com uma resistncia RG. Para manter a anlise simples, considera-se que o diodo Df um diodo ideal, ou seja, no apresenta corrente de recuperao-reversa. As formas de onda para a entrada em conduo do MOSFET so mostradas na Figura 45(b), onde a tenso da fonte VGG uma funo degrau que varia instantaneamente seu valor para o instante t = 0.

0, para t < 0 vGG (t ) = VGG , para t 0Considera-se que VGG>>VGS(Th).

(539)


Unidade I - 57



(a)

(b)

Figura 45 Formas de onda para entrada em conduo do MOSFET de potncia.

Durante o tempo de atraso de entrada em conduo (td(on)), a tenso vGS cresce de zero at o valor VGS(Th) devido a corrente que flui atravs das capacitncias Cgs e Cgd, Figura 46(a,b,c). A taxa de crescimento de vGS praticamente linear, embora vGS faa parte de uma curva exponencial cuja constante de tempo seja definida por,

1 = RG ( Cgs + C gd 1 )

(5.40)

Aps alcanar o valor de VGS(Th) a tenso vGS continua a crescer. A corrente no dreno iD passa a crescer (linearmente) de acordo com a curva caracterstica de transferncia, Figura 44. Portanto, o circuito equivalente da Figura 43(a) usado, sendo que o circuito completo e as formas de onda so mostradas na Figura 46(d,e,f). A tenso dreno-fonte vDS permanece grampeada em Vd enquanto a corrente iD for menor do que a corrente de carga I0, Figura 46(g,h,i). O tempo necessrio para que iD aumente de zero at o valor de I0 definido como tempo de subida da corrente, tri. Uma vez que o MOSFET esteja conduzindo toda a corrente de carga, mas ainda esteja na regio ativa, a tenso vGS temporariamente grampeada ao valor VGS,Io. Este valor de tenso o valor da curva caracterstica de transferncia (Figura 44) o qual necessrio para manter


Unidade I - 58



iD=I0. Neste momento toda a corrente da porta flui atravs de Cgd, isto faz com que ataxa de decaimento de vDS seja dada por,

i d d vDS = vdg = G dt dt C gdOnde,

(5.41)

iG =E, portanto,

VGG VGS , Io RG

(5.42)

V V d vDS = GG GS , Io dt RG C gd

(5.43)

O decaimento de vDS ocorre em dois intervalos distintos, tfv1 e tfv2. O primeiro intervalo corresponde passagem do MOSFET atravs da regio ativa (Figura 46(j,k,l)), onde Cgd= Cgd1. O segundo intervalo corresponde passagem pela regio hmica (Figura 46(m,n,o)), onde o circuito equivalente corresponde ao circuito da Figura 43(b), e Cgd= Cgd2. Uma vez que a tenso vDS completou sua queda, a tenso vGS no esta mais grampeada e continua a crescer exponencialmente at alcanar seu valor final que igual a VGG, Figura 46(p,q,r). A constante de tempo dada por,

2 = RG ( C gs + C gd 2 )tempo.

(5.44)

Simultaneamente a corrente na porta decai a zero com a mesma constante de

Aps a corrente de porta (iG) ter decrescido at zero, o MOSFET encontra-se em conduno, Figura 46(s,t,u).

(a)

(b)

(c)


Unidade I - 59



(d)

(e)

(f)

(g)

(h)

(i)

(j)

(k)

(l)


Unidade I - 60



(m)

(n)

(o)

(p)

(q)

(r)

(s)

(t)

(u)

Figura 46 Etapas para entrada em conduo do MOSFET de potncia.

O processo de bloqueio do MOSFET envolve a seqncia inversa de eventos que ocorrem durante a entrada em conduo. As formas de onda para o bloqueio so


Unidade I - 61



mostradas na Figura 47.

Figura 47 Formas de onda para bloqueio do MOSFET de potncia.

As formas de onda e os tempos de chaveamento variam e so dependentes do valor da tenso VGG, a qual pode ser feita negativa para acelerar o processo de bloqueio. Alm disto, o valor de RG pode ser feito diferente para entrada em conduo e para o bloqueio.


Unidade I - 62



Exerccios para fixao do contedo da aula 5:

1. Desenhe a estrutura de um MOSFET lateral e descreva o funcionamento do mesmo, antes e aps a aplicao de um potencial positivo no terminal porta. 2. O que tenso limiar VGS(Th) de um MOSFET? 3. Desenhe a estrutura de um MOSFET vertical e localize o transistor e o diodo parasita presente nesta estrutura. Explique por que deve-se eliminar o transistor bipolar parasita e onde o diodo parasita pode ser usado. 4. Qual o propsito da existencia de uma sobreposio entre a metalizao da porta e a regio n-. 5. Desenhe a curva caracterstica do MOSFET, definindo as suas regies. 6. Alm da tenso de ruptura (BVDSS) qual outra tenso no deve ser excedida em um MOSFET de potncia. 7. Desenhe a rea de operao segura de um MOSFET de potncia e descreva a principal diferena entre esta e a rea de operao segura de um transistor bipolar de potncia. 8. A resistncia de conduo de um MOSFET funo de qual parmetro limitador da SOA do MOSFET. 9. Esboe os circuitos equivalentes do MOSFET e definida as condies para que os mesmos sejam utilizados. 10. Esboe as formas de onda do MOSFET durante sua entrada em conduo e explique as etapas que ocorrem durante este processo. 11. Esboe a caracterstica iD versus vDS durante o processo de entrada em conduo.


Unidade I - 63

Apostila Transistor de Efeito de Campo

Documents

Transcript of Apostila Transistor de Efeito de Campo