บทที่ 5 Field Effect Transistor -...

172 222 Engineering Electronics: บทที่5 Field Effect Transistors (FETs)

CH5-1/13

บทที่ 5 Field Effect Transistor (FET)

FET แยกตามประเภทของรอยตอ ได 2 ประเภทคือ 1. รอยตอ pn ตัวอยางเชน JFETs, MOSFETs 2. รอยตอ Schottky ซึ่งเกิดขึ้นระหวาง metal กับ semiconductor ตัวอยางเชน

Metal-Semiconductor Field Effect Transistors (MESFETs) เปนอุปกรณที่ทํางานในยานความถี่สูง

5.1 Metal-Oxide-Semiconductor Field Effect Transistor (MOSFET)

• กระแสของ MOSFET นั้นถูกควบคุมโดยสนามไฟฟา (Electric Field, E-Field) ในแนวตั้งและแนวนอน (แนวเดียวกับทิศทางการไหลของกระแส) หรือ ผลการเปล่ียนแปลงของกระแสของ MOSFET นั้นเกิดขึ้นอันเนื่องมาจากผลของสนามไฟฟา

• MOSFET นั้นเปนอุปกรณแบบ “Voltage-Controlled Current Source” คือแรงดันที่ตกครอมขั้วทาง Input เปนตัวควบคุมกระแสของ Output

5.1.1 โครงสรางของ MOS แบบสองขั้ว (Two-Terminal MOS Structure)

• พิจารณา MOSFET ใหเปนอุปกรณที่มีแคขั้วอยูเพียง 2 ขั้วกอน (Gate, Substrate or Body) เพ่ือใหงายตอความเขาใจ

• ลําดับตอไปเราจะพิจารณาการทํางานของ MOSFET กรณีพิจารณาใหมี 3 ขั้ว (Gate, Drain, Source)

• ความจริงแลว MOS มี 4 ขั้ว (Gate, Drain, Source, Substrate or Body) เนื่องดวยการใชงานแบบ Discrete Compoenent ณ ปจจุบัน ขั้วที่ 4 (Substrate/Body) ตอเชื่อมเขากับขั้วของ Souce มาจากทางผูผลิตแลว เราจึงไมสามารถนําขั้วที่ 4 มาใชงานได ดังนั้นเราจะไมกลาวถึงกรณีที่ MOS มีการทํางานแบบ 4 ขั้ว

• จากโครงสรางทางกายภาพของ MOSFET แสดงในรูปที่ 5.1

ขั้ว Gate ทําจากโลหะหรือ polycrystalline silicon (Poly-Si) ที่นําไฟฟาไดดี โดยที่

Tox = ความหนาของ Oxide

εox = คา Permittivity ของ Oxide

รูปที่ 5.1 โครงสรางของ MOSFET แบบสองขั้ว

[DAN]


CH5-2/13

รูปที่ 5.2 การทํางานของ MOS แบบสองขั้วตอแบบ Accumulation Mode กรณี p-substrate [DAN] กรณีตอแบบ Accumulation Mode อธิบายการทํางานของ MOS แบบสองขั้วเสมือนวาเปนตัวเก็บประจุ (Capacitor) (รูปที่ 5.2) โดยที่ตอ voltage supply ตามรูปที่ 5.2

• การตอ voltage supply ครอมระหวาง gate กับ substrate ทําใหเกิด Electric field ตกครอม Oxide

• E-field เปนเหตุใหประจุลบสะสมอยูขั้ว Gate ขณะท่ีประจุบวก (Holes) ที่เปนพาหะขางมากใน p-type สะสมอยูที่บริเวณใต Oxide

กรณีตอแบบ Inversion Mode

รูปที่ 5.3 การทํางานของ MOS แบบสองขั้วตอแบบ Inversion Mode กรณี p-substrate [DAN] • Voltage Supply (V) จากภายนอกทําใหเกิด Electric Field (E-

Field) ตกครอม Oxide

• E-field เปนเหตุใหเกิดแรงดึงดูดที่กระทํากับ electrons และ holes เปนเหตุให electrons เคล่ือนที่ทิศทางตรงขามกับ E-field ขณะที่ holes เคล่ือนที่ตาม E-field

• เนื่องจาก Oxide เปนฉนวนดังนั้น Energy Bandgap ของ oxide มีคาสูง (~ 10 กวา eV) ดังนั้นทั้ง elelctrons และ holes ไมสามารถขามบริเวณ oxide ได จึงเกิดการสะสมประจุตามรูปที่ 5.3

• การสะสมของ electrons บริเวณใต oxide เรียกวา “Electron Inversion Layer” โดยที่ปริมาณของ electrons ที่อยูใน inversion layer นั้นขึ้นอยูกับ applied voltage (V) ที่ใสจากภายนอก

• กรณีที่ substrate แบบ n-type การเกิดของ inversion layer (holes layer) แสดงในรูปที่ 5.4


CH5-3/13

รูปที่ 5.4 การทํางานของ MOS แบบสองขั้วตอแบบ Inversion Mode กรณี n-substrate [DAN] • สรุป การเกิดขึ้นของ inversion layer นั้นตองอาศัย applied

voltage จากภายนอกมาสราง E-field เพ่ือใหเกิด inversion layer บริเวณของ substrate ที่อยูใตขั้ว gate ซึ่งMOSFET ชนิดนี้เรียกวา “Enhancement Mode” (Enhance = เพ่ิมใหดีขึ้น)

5.1.2 n-Channel Enhancement-Mode MOSFET

โครงสรางทางกายภาพของ n-channel enhancement-mode MOSFET

รูปที่ 5.5 โครงสรางของ n-channel enhancement-mode MOSFET [DAN] สิ่งท่ีควรทราบ

• ประจุเคล่ือนที่จาก ขั้ว source ไปยังขั้ว drain โดยผาน inversion layer ซึ่งเรียกอีกชื่อหนึ่งวา channel region ที่อยูบริเวณใตขั้ว gate

• L= channel length

• W = channel width


CH5-4/13

การทํางานพื้นฐานของ MOSFET

รูปที่ 5.6 ภาพแสดงสถานะของ n-channel enhancement-mode MOSFET กรณีกอนและหลังการเกิดของ inversion layer [DAN]

อธิบายการทํางานของ n-MOS

• กรณีที่ยังไมมี applied voltage ที่ขั้ว gate (G), drain (D), souce (S) เลย (ดังรูปที่ 5.6 (a)) หากพิจารณาจากโครงสรางก็จะพบเปนรอยตอ pn สองรอยตอที่ share ขั้ว p กัน หากเขียนเปนสัญลักษณทางไฟฟาไดดังรูปที่ 5.6(b)

• กรณีที่มี applied voltage ใสระหวางขั้วG-Body (B) ทําใหเกิด inversion layer ที่ทําหนาที่เสมือนเปน “สะพานเชื่อม” ขั้วของ drain กับ source เขาดวยกันผาน inversion layer

• หลังจากที่เกิด inversion layer ท่ีเชื่อม D-S เขาดวยกัน หากมี applied voltage ระหวางขั้ว D กับ S (E-field ในแนวนอน)ก็จะทําใหมีกระแสไหลผานระหวาง D-S โดยที่ขนาดของกระแสนั้นขึ้นอยูกับปริมาณของประจุที่สะสมอยูในบริเวณ inversion layer ซึ่งขึ้นอยูกับ applied voltage ที่ใสระหวาง G กับ B (E-field ในแนวตั้ง)

5.1.3 ความสัมพันธระหวางกระแสและแรงดันของ MOSFET ในอุดมคติ (Ideal MOSFET Current-Voltage Characteristics)

รูปที่ 5.7 ผลของแรงดันวิกฤต (Threshold Voltage) [DAN]


CH5-5/13

สิ่งท่ีตองทราบ แรงดันวิกฤต (Threshold Voltage) คือแรงดันระหวาง G-B=G-S ( ฺVB=VS) ที่นอยที่สุด

ที่จะทําใหเกิด Inversion layer หรือแรงดันที่ transistor ตองการให MOSFET = “ON”

• ภาพที่ 5.7 (a) กรณีที่ VGS<VTH ไมเกิด inversion layer ดังนั้นแมวาจะมีแรงดันตกครอมในแนวนอน (VDS) แตไมมีกระแสไหลผาน DS

• ภาพที่ 5.7 (b) กรณีที่ VGS>VTH inversion layer เกิดขึ้นเนื่องมาจาก VGS

(แรงดันในแนวตั้ง) เมื่อมี VDS ก็จะทําใหมีกระแสไหลผานระหวาง DS (iDS) ชวงการทํางานท่ี N-MOSFET เกิดการอิ่มตัวของกระแส (Saturation Region)

รูปที่ 5.9 แสดงการทํางานของN-MOSFET ชวงกอนและหลังการอิ่มตัว (Saturation Region) [DAN]

รูปที่ 5.8 กราฟระหวางกระแสและแรงดันของ

MOS [DAN]


CH5-6/13

รูปที่ 5.10 กราฟแสดงความสัมพันธระหวางกระแสและแรงดันทางดาน Output ของ NMOS [DAN]

NMOS: สมการของกระแส drain ชวง Non-saturation region หรือ Triode Region :

( ) 22

. .2 2

D GS TN DS DS

n ox

oxox

ox

i Kn v V v v

C W kn WKnL L

Ct

μ

ε

⎡ ⎤= − −⎣ ⎦′

= =

=

(5.1)

สมการของกระแส drain ชวง Saturation region (บางคร้ังเราเรียกวา Square’s Law)

( )2D GS TNi Kn v V= − (5.2)

PMOS: สมการของกระแส drain ชวง Non-saturation region หรือ Triode Region

( ) 22

. .2 2

D SG TP SD SD

P ox

oxox

ox

i Kp v V v v

C W kp WKpL L

Ct

μ

ε

⎡ ⎤= + −⎣ ⎦′

= =

=

(5.3)

สมการของกระแส drain ชวง Saturation region (บางคร้ังเราเรียกวา Square’s Law)

( )2D SG TPi Kp v V= + (5.4)

กรณีท่ี PMOS ทํางานในยาน saturation น้ัน

( )( ) ( );SD SD sat SD sat SG TPv v v v V> = +


CH5-7/13

5.1.4 สัญลักษณ และ สัญนิยม (Circuit Symbols and Conventions)

รูปที่ 5.11 สัญลักษณทางไฟฟาของ Enhancement-mode MOS

(a)แบบ4ข้ัว (b) แบบเกา (c) แบบใหม [DAN]

5.1.5 กรณีท่ีคุณสมบัติทางดาน Output ของ MOSFET ไมเปนอุดมคติ (Non-ideal current-voltage Output characteristic of MOSFET)

• ผลของความไมเปนอุดมคติของ MOS นั้นจะคลายๆกับ BJT คือ ในเชิงอุดมคติแลวที่ขั้ว output ของ MOS (ขั้ว Drain) นั้นหาก MOS ทํางานอยูในชวง Saturation กระแสที่ขั้ว Drain ควรจะมีคาคงที่ ณ VGS คาใดคาหนึ่ง (Ideal Current Source)

• แตในความเปนจริงปรากฏวา กระแสที่ขั้ว Drain นั้นเปล่ียนแปลงตามแรงดันที่ตกครอม (VDS) สาเหตุของการเพิ่มขึ้นของกระแสนั้นเกิดจาก การที่ VDS เพ่ิมขึ้นนั้นทําใหความยาวของ Channel ลดลง (Channel Length Modulation) (ไมขออธิบายรายละเอียดในที่นี้นะคะ)

• พิจารณาหาคาของ ro

(5.5)

รูปที่ 5.12 Finite Output Resistance [DAN]

( ) ( )

( )

2

2

1

1

DSo

D

D GS TN DS

DGS TN DQ

DS

Ao

DQ DQ

vri

i Kn V V v

i Kn V V Iv

VrI I

λ

λ λ

λ

∂=∂

⎡ ⎤= − +⎣ ⎦∂ ⎡ ⎤= − =⎣ ⎦∂

= =


CH5-8/13

5.2 การวิเคราะหผลทาง DC ของวงจร MOSFET (MOSFET DC Circuit

Analysis)

5.2.1 วงจรที่มีขา Source เปนขารวม (Common Source Circuit)

รูปท่ี 5.13 NMOS Common Source [DAN]

กรณี NMOS:

• กรณีของ MOS กอนที่จะนํา MOS ไปใชงานได MOS เองก็ตองไดรับการ Bias ใหเหมาะสม โดยจายไฟเลี้ยงใหกับวงจรเสียกอน (เหมือนกับ BJT)

พิจารณาหาจุด Q-point ของ MOS (พิจารณารูปท่ี 5.13)

2

1 2G GS DD

RV V VR R

⎛ ⎞= = ⎜ ⎟+⎝ ⎠

(5.6)

1. ต้ังสมมุติฐานวา MOS ทํางานในยาน Saturation ดังนั้นกระแส Drain (ใชกฏกําลังสอง Square’s Law) ไดวา

( )2D GS TNI Kn V V= − (5.7)

2. แรงดันที่ขั้ว Output (VDS) หาไดจาก KVL ที่ Output Loop

DS DD D DV V I R= − (5.8) 3. หาก DS DSsat GS TNV V V V> = − ก็แสดงวา MOS ทํางานอยูในชวง Saturation 4. หาก DS DSsat GS TNV V V V< = − ก็แสดงวา MOS ทํางานอยูในชวง Triode Region แสดงวาเราไมสามารถใชกฏกําลังสอง (Square’s Law) กับ MOS ได ตองใชสมการของกระแส drain ในชวง Triode Region คือ

( ) 22D GS TN DS DSI Kn v V v v⎡ ⎤= − −⎣ ⎦

หลังจากนั้นตองคํานวนหา VDS ใหม


CH5-9/13

กรณี PMOS:

รูปท่ี 5.14 PMOS Common Source [DAN]

พิจารณาหาจุด Q-point ของ MOS (พิจารณารูปท่ี 5.14)

1

1 2G SG DD

RV V VR R

⎛ ⎞= = ⎜ ⎟+⎝ ⎠

(5.9)

1. ต้ังสมมุติฐานวา MOS ทํางานในยาน Saturation ดังนั้นกระแส Drain (ใชกฏกําลังสอง Square’s Law) ไดวา

( )2D SG TPI Kp V V= + (5.10)

2. แรงดันที่ขั้ว Output (VSD) หาไดจาก KVL ที่ Output Loop

SD DD D DV V I R= − (5.11) 3. หาก SD SDsat SG TPV V V V> = + ก็แสดงวา MOS ทํางานอยูในชวง Saturation 4. หาก SD SDsat SG TPV V V V< = + ก็แสดงวา MOS ทํางานอยูในชวง Triode Region แสดงวาเราไมสามารถใชกฏกําลังสอง (Square’s Law) กับ MOS ได ตองใชสมการของกระแส drain ในชวง Triode Region คือ

( ) 22D SG TP SD SDI Kp v V v v⎡ ⎤= + −⎣ ⎦ หลังจากนั้นตองคํานวนหา VSD ใหม

ตัวอยาง การหาจุด Q-point ของวงจร PMOS (รูปที่ 5.14 (b)) โดยที่ VTP=-0.8V และ Kp=0.2mA/V2 1. จากวงจรในรูปที่ 5.14 (b) คํานวณหาแรงดันที่ขั้ว Gate

2 50 5 2.51 2 50 50G DDR kV V V V

R R k kΩ⎛ ⎞ ⎛ ⎞= = =⎜ ⎟ ⎜ ⎟+ Ω+ Ω⎝ ⎠ ⎝ ⎠

2. หาแรงดันระหวาง source และ drain

5 2.5 2.5DD SG G

SG DD G

V V VV V V V V V

= += − = − =


CH5-10/13

3. สมมุติให PMOS ทํางานในยาน saturation ดังนั้นกระแสที่ผานระหวางขั้ว drain และ source ใชกฏกําลังสอง (Square’s Law) ไดวา

( ) ( )( )2 220.2 / 2.5 0.8 0.578D SG TPI Kp V V mA V V V mA= + = − =

4. หาแรงดันตกครอมระหวาง source และ drian ไดวา

( )( )5 0.578 7.5 0.665SD DD D DV V I R mA k V= − = − Ω =

5. ตรวจสอบกลับวาเปนแรงดันที่ PMOS ทํางานในยาน saturation หรือไม

( ) 2.5 0.8 1.7SG TPSD satV V V V= + = − =

พบวาคาแรงดันที่คํานวณไดนั้นนอยกวา VSD(sat) ดังนั้น PMOS ทํางานในยาน Triode Region สมมุติฐานแรกที่ต้ังไวไมเปนจริง และกฏกําลังสอง (Square’s Law) ก็ใชไมได 6.ตองใชสมการของกระแสในยาน Triode ไดวา

( ) 22D SG TP SD SDI Kp v V v v⎡ ⎤= + −⎣ ⎦

เนื่องดวย SD DD D DV V I R= − สมการของกระแสในยานไมอ่ิมตัว ไดวา

( )( ) ( )

( )( ) ( )

2

22

2

0.2 / 2 2.5 0.8 5 .7.5 5 .7.5

D SG TP DD D D DD D D

D D D

I Kp v V V I R V I R

I mA V I k I k

⎡ ⎤= + − − −⎣ ⎦⎡ ⎤= − − Ω − − Ω⎣ ⎦

7. แกสมการ Quardratic เพ่ือหาคา ID ไดวา 0.515DI mA=

8. ดังนั้นแรงดันตกครอมระหวาง source และ drian กรณีนี้คือ 5 (0.515 )(7.5 ) 1.14SD DD D DV V I R mA k V= − = − Ω =

ซึ่งเปนคาที่นอยกวา VSD(sat) ดังนั้น PMOS ทํางานในยาน Triode Region จริงๆ


CH5-11/13

5.2.2 เสนทางเดินของ Load และ โหมดการทํางานของ MOS (Load Line and Modes of Operation)

รูปท่ี 5.15 Output Characteristic ของ MOS กรณีตอแบบ Common Source [DAN]

• Load Line ชวยใหเราเขาใจชวงในการทํางานของ MOS กรณีที่จุด Bias แตกตางกันออกไป

• หากพิจารณา KVL ที่ Output Loop ของวงจรและนํามาเขียนเปนกราฟแสดงความสัมพันธระหวางกระแสและแรงดันไดดังรูปที่ 5.15

• Transition point คือจุดที่ MOS กําลังจะเปล่ียนโหมดการทํางานระหวาง Saturation กับ Triode (Non-Saturation) Region

• Transition Point ( )DS sat GS TNV v V= − (กรณี NMOS)

• Transition Point ( )SD sat SG TPV v V= + (กรณี PMOS)

5.2.3 Common MOSFET Configurations: DC Analysis ตัวอยางที่ 1 จงออกแบบวงจรที่ใชในการไบแอส ในรูปที่ 5.16 เพ่ือใหได ID=0.5mA โดยให VTN=2V,

kn’=80 μA/V2 และ W/L=4 โดยใหกระแสที่ใชในการไบแอส 10% ของกระแส Drain;

RD=10kΩ และ RS=2kΩ

พิจารณาให MOS ทํางานในยาน Saturation Mode ( )2.

2n

D GS TNk WI V V

L′

= −

หากตองการให กระแส Drain=0.5 mA, VGS=?

( )6 23 80 100.5 10 .4. 2

2 GSxx V

−− = −

ไดวา 3.77GSV = V กระแสที่ผาน R1 & R2 เพียง 10% ของกระแส Drain ดังนั้น

รูปท่ี 5.16 NMOS Common-Source Circuit with Rs [DAN]


CH5-12/13

( )

( )( )

( ) ( )( )

2

3 3

3 33

3.772 . 10 5

1 2

0.5 10 2 10 5

23.77 . 10 5 0.5 10 2 10 5200 10

2 95.41 200 95.4 104.6

GS G S

G R

S RS D S

GS G S

V V V VRV V V

R R

V V V I R V x x

RV V V x xx

R kR k k k

−

− − −

−

= − =

⎛ ⎞= + = −⎜ ⎟+⎝ ⎠

= + = + = −

⎡ ⎤⎛ ⎞ ⎡ ⎤= = − = − − −⎜ ⎟⎢ ⎥ ⎣ ⎦⎝ ⎠⎣ ⎦= Ω= Ω− Ω = Ω

หากปรับคาเพื่อใหใชคาความตานทานที่เปน standard ไดวา

R1=110kΩ และ R2=100kΩ

5.3 การประยุกตการใชงาน MOSFET อยางงาย: สวิตซ, โลจิก และ วงจรขยาย (Basic MOSFET Applications: Switch, Digital Logic Gate, and Amplifier)

5.3.1 NMOS Inverter

รูปท่ี 5.17 NMOS Inverter Circuit [DAN]

5.3.2 Digital Logic Gate

รูปท่ี 5.18 NMOS NOR Logic Gate [DAN]


CH5-13/13

5.3.3 MOSFET Small-Signal Amplifier

รูปท่ี 5.19 NMOS Common-Souce Amplifier Circuit [DAN]

5.4 สรุปประเด็น (Summary)

ส่ิงที่ควรทราบ โครงสรางและการทํางานของ MOSFET กระแสของ MOSFET (ID) นั้นขึ้นอยูกับสนามไฟฟาแนวตั้งของขั้ว Gate ซึ่งเกิดขึ้นจากแรงดันที่ขั้ว Gate (VG)

การวิเคราะหผลของ DC (DC Analysis) การประยุกตใช MOSFET อยางงาย

บทที่ 5 Field Effect Transistor -...

Documents

Transcript of บทที่ 5 Field Effect Transistor -...