2012-11-17-SakuraDC
-
Upload
shinya-takamaeda-yamazaki -
Category
Documents
-
view
1.169 -
download
0
description
Transcript of 2012-11-17-SakuraDC
メニーコアCPU 作ってますか? 東京工業大学 / 学振特別研究員
高前田(山﨑) 伸也@shtaxxx / id:sxhxtxa"
2012年11月17日 さくら石狩DC見学ツアーLT
2012-11-17 @shtaxxx 2
自己紹介
Self Introduction
高前田(山﨑) 伸也
東工大の博士課程の学生です 修士2年の時に結婚しました(婿養子)
専門:計算機アーキテクチャ プロセッサアーキテクチャ(メニーコア) ネットワーク・オン・チップ FPGAシステム
Twitter/github: shtaxxx はてなid: sxhxtxa
2012-11-17 @shtaxxx 3
計算機アーキテクチャって? Computer architecture is the practical art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals and the formal modeling of those systems.
@shtaxxx 4
Apple iMac
TSUBAME 2.0 Super Computer 2012-11-17
プロセッサアーキテクチャって?
2012-11-17 @shtaxxx 5
どんな構成に するのがいいんだ?
最近はマルチコアが主流
分岐予測器・分岐先予測器のアルゴリズム? キャッシュ置き換えアルゴリズム? 高性能なスレッドスケジューリング?
オンチップネットワーク?
2012-11-17 @shtaxxx 6 皆様に質問です
2012-11-17 @shtaxxx 7
手持ちのPCやスマホの CPUのコア数は いくつですか?
2012-11-17 @shtaxxx 8
2コアの人?
2012-11-17 @shtaxxx 9
4コアの人?
2012-11-17 @shtaxxx 10
もっと沢山の人?
2012-11-17 @shtaxxx 11
ちなみに僕は
2012-11-17 @shtaxxx 12
128 コア
2012-11-17 @shtaxxx 13
ワシのプロセッサは
128コアまであるぞ
2012-11-17 @shtaxxx 14
2012-11-17 @shtaxxx 15 これ全体がひとつのCPUに相当
ScalableCoreシステム
2012-11-17 @shtaxxx 16
Field Programmable Gate Arrays 再構成可能LSI
ScalableCoreシステム
2012-11-17 @shtaxxx 17
DRAM Controller
Power DC5V
FPGA
SRAM
Power
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
FPGA
SRAM
ScalableCore Unit (Processor Core)
Host USB-Serial
USB
FPGA
DRAM
FPGA
DRAM
FPGA
DRAM
FPGA
DRAM
Memory Unit (Off-chip Memory)
Local Memory
DMAC Core
R
System Functions
Target Core
ScalableCore System Target Many-core
Mapping to Multiple FPGAs
http://www.arch.cs.titech.ac.jp/a/scalablecore
FPGAプロトタイピング
CPUの振る舞いをシミュレーションするマシン
普通はソフトウェアでモデリングして評価
シミュレーション時間が長い
ハードウェア(FPGA)で実装して高速化! 2012-11-17 @shtaxxx 18
高速なシミュレーション
2012-11-17 @shtaxxx 19
89.1 28.3 14.0 8.8 90.4 28.4 14.1 8.9
1142 1142 1142 1142
1142 1142 1142 1142
0.0
200.0
400.0
600.0
800.0
1000.0
1200.0
16 36 64 100
Freq
. [K
Hz]
# Node�
SimMc (MM) SimMc (NQ)
ScalableCore (MM) ScalableCore (NQ)
12.8
40.4
81.4
129.9
12.6 40.2
80.8
128.5
0.0
20.0
40.0
60.0
80.0
100.0
120.0
140.0
16 36 64 100
Rel
ativ
e S
peed�
# Node
Relative (MM) Relative (NQ)
100コアのCPUをシミュレーションする場合 SWベースのシミュレータより約130倍高速に 未来のCPUの構成をシミュレーション!
2012-11-17 @shtaxxx 20
みんなメニーコア作りましょう!
Thanks! from @shtaxxx http://www.arch.cs.titech.ac.jp/a/scalablecore