1 1 ST Crolles 2 Université Montpellier II France FTFC 2003 Représentation Unifiée des...
-
Upload
bianca-tavernier -
Category
Documents
-
view
109 -
download
0
Transcript of 1 1 ST Crolles 2 Université Montpellier II France FTFC 2003 Représentation Unifiée des...
1
AMELIORATION
1 ST Crolles 2 Université Montpellier II France
FTFC ’2003
Représentation Unifiée des Performances Temporelles
d’une Bibliothèque de Cellules Standards
B. Lasbouygues1, J. Schindler1, S. Engels1
P. Maurine2 , N. Azémard2 , D. Auvergne2
2
Motivations 1
Caractérisation d’une librairie:
- temps de transition
- temps de commutation
ChargeContrôle TempératureTension d’alimentation
100 simulations / élément
Pour 5 valeurs de charge et de rampe d’entrée1 valeur de température et de tension d’alimentation
3
Motivations 2
Nécessité d’interpolation
Représentation de l’espace de conception
Critères d’optimisation / sélection
4
Objectifs
Extraire les performances d’une bib. Standard :- simulations- TLF
Représentation / qualification
Moyen : modélisation
Référence : inverseur
5
Sommaire
- Modèle de performance
- Représentation des performances
- Application : bibliothèque 0,13µm
6
Modèle de performance : définition
0
1
2
3
0 100 200 300 400 500
Volt
time (ps)
tHLS
tHL
OUT
Délai Temps de transitionFronts
7
Modèle de performance
Délai de propagation
Couplage I/ORampe d’entrée
2
)i()
CC
C21()1i(
2
v)i(t
2
)i()
CC
C21()1i(
2
v)i(t
OUTLH
LM
MNHLI
TPLH
OUTHL
LM
MNLHI
TNHL
8
Modèle de performance : inverseur
Temps de transition : évaluation du courant d’échange de charges
PMax
DDLoutLH
NMax
DDLoutHL
I
VC
I
VC
Rampes rapides
Rampes lentes
PTN,DDPN,PN,FastMAX VVWKI
IN
LFastoutLH
IN
LFastoutHL
C
CR
k
)k1(
C
C)k1(
LH,HLIN
L2DDPN,PN,Slow
MAX τ
CVWKI
INLH
FastoutHL
DD
TNDDSlowoutHL V
VV
9
Validation
200 400 600 800
1000 1200 1400 1600
0 4 8 12 16 20
Simulation Calcul
IN /t HLS
OUTHL ( ps )
k=1
k=2
100 300 500 700 900
1100 1300 1500
0 4 8 12 16 20
IN /t LHS
OUTLH ( ps )
k=1
k=2 Simulation Calcul
200 400 600 800
1000 1200 1400 1600
0 4 8 12 16 20
Simulation
IN /t HLS
OUTHL ( ps )
k=1
k=2
100 300 500 700 900
1100 1300 1500
0 4 8 12 16 20
IN /t LHS
OUTLH ( ps )
k=1
k=2 Simulation
10
Modèle de performance : portes
)Gate(W
)Inv(W
)Gate(I
)Inv(IDW
P,N
P,N
Slow,Fast
P,N
Slow,Fast
P,NSlow,Fast
LH,HL
FastIN
OUTτ
τ
SlowMidBot,Top,DW
N a n d 3 - T o pN a n d 3 - M i dN a n d 3 - B o t
0 , 0 0
0 , 5 0
1 , 0 0
1 , 5 0
2 , 0 0
2 , 5 0
0 2 0 4 0 6 0 8 0 1 0 0
N a n d 3 0 . 2 5 µ m
FastIN
OUTτ
τ
SlowMidBot,Top,DW
N a n d 3 - T o pN a n d 3 - M i dN a n d 3 - B o t
0 , 0 0
0 , 5 0
1 , 0 0
1 , 5 0
2 , 0 0
2 , 5 0
0 2 0 4 0 6 0 8 0 1 0 0
N a n d 3 0 . 2 5 µ m
SlowMidBot,Top,DW
N a n d 3 - T o pN a n d 3 - M i dN a n d 3 - B o t
0 , 0 0
0 , 5 0
1 , 0 0
1 , 5 0
2 , 0 0
2 , 5 0
0 2 0 4 0 6 0 8 0 1 0 0
N a n d 3 0 . 2 5 µ m
Slow,FastLH
Slow,Fast
LH
Slow,FastoutLH
Slow,FastHL
Slow,Fast
HL
Slow,FastoutHL
DW)Inv(
DW)Inv(
11
Modèle de performance
Sensibilité à la tension d’alimentation
TPDD
TNDD
P
N
TNDD
DD
N
VV
VV
K
KR
VV
V
K
LCox
12
Modèle de performance
Sensibilité à la température
)(V)(V
KK
nomTnomT
XTnom
nom
TnomDDnom
TnomDDDDnom
DDXT
nomnom
DD
VV
)nom(VV1
V
V),V(
13
Représentation des performances
FastoutHL
INLH
DD
TNDDFastoutHL
outHL
V
VV
1
Max)Inv(
14
Méthode d’extraction des paramètres
Rampes rapides Grande charge
Faible charge
Rampes lentes CL=Ct
HL
LH/ HL
ST
Rµ/k
Non linearité Cpar, couplage
IN sensibilié
CIN identifie le 1er Inv.CL sensibilité identifie the 2ème Inv.
Gate/VkDW
CIN identifie la 1ère cell.CL sensibilité identifie la 2ème cell.Cohèrence vérifiée avec le delai
Inverseurs
Buffers
Portes
Portes Complexes
15
Méthode d’extraction des paramètres
Temps de transition Délai
HL aCL
LH/HL Rµ/k
a = ST.(1+k)/CIN
Ct
tHL = aCL
tLH/tHL = Rµ/k
ST, RµST, k
• Si différence OUT définition
• Faible charge Cpar équivalent
•Porte/Inv DW, k
16
Application à une bibliothèque 0,13µm
- Caractérisation continue
- Définition des domaines de rampe
- Sensibilité à la tension d’alimentation
- Sensibilité à la température
17
Représentation de la famille de 7 inverseurs
FASTOUT
IN
FASTOUT
HLOUT
_
0,5
1,5
2,5
3,5
0 5 10 15 20
FASTOUT
IN
FASTOUT
HLOUT
_
0,5
1,5
2,5
3,5
0 5 10 15 20
18
Représentation de la famille de 7 inverseurs
IVLL
FASTOUT
IN
FASTOUT
HLT
0
1
2
3
0 20 40 60 80
IVLL
FASTOUT
IN
FASTOUT
HLT
0
1
2
3
0 20 40 60 80
19
Représentation de la famille de 5 Nand2
FASTOUT
HL_OUT
FASTOUT
IN
0
2
4
6
8
10
0 20 40 60 80
FASTOUT
HL_OUT
FASTOUT
IN
0
2
4
6
8
10
0 20 40 60 80
20
Porte Nand 4
0
1
2
3
4
5
6
0 1 2 3 4 5 6 7
A - Bottom
A - Model
D - Top
D - Model
FastHLOUT
LH
DD
TDD
FAST
SLOWFastHLOUT
HLOUTTin
V
VV
DW
DWMAX
__
_
1
FastHLOUT
HLOUT
_
_
FastHLOUT
LHTin
_
21
Représentation de la famille de 5 Nor2
FASTOUT
LH_OUT
FASTOUT
IN
0
2
4
6
8
0 10 20 30 40 50
FASTOUT
LH_OUT
FASTOUT
IN
0
2
4
6
8
0 10 20 30 40 50
22
Sensibilité à la température et à la tension d’alimentation
58.0
)298(10262.0V
1
2.1
V
298
),V(3
DD
DD65.1
DD
VDD(V)
1.08 1.2 1.32 Model
Simul.
Model
Simul.
Model
Simul.
233 4.26 3.92 3.86 3.56 3.02 3.3 298 4.59 4.56 4.05 4.05 3.69 3.66
Temp. (°K)
398 5.16 5.45 4.85 4.93 4.62 4.58
23
Conclusion
- Modélisation simple mais précise
- Représentation continue des performances
- Définition de l’espace de conception
- Possibilité de définir des critères de sélection
- Méthode d’extraction de paramètres/ qualification