02 RN28192EN14GLN00 BSS Traffic Channels

Soc Classification level RN28122EN14GLN01 © Nokia Siemens Networks

BSS Traffic ChannelsBSS S14


ObjectivesObjectives

After completing of this module, the participant should be able to :

• Name the BSS network elements that are involved in a circuit and packet switched

• Name and specify the interfaces that are involved in a call (A, Abis, Gb)


This module describes the flow of in circuit switched and a packet switched traffic through following network elements and interfaces:

MSC

Aif Aterif Abisif Airif

Gbif

TCSM BSC

ET

ET

ET

ET

ET

ET

ET

ET

ET ET ETET

BTS

SGSN

MS

ET

BSS Traffic ChannelBSS Traffic Channel


1 2 3 4 5 6 7 8TS

TCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHSS7TCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCHTCH

012345678910111213141516171819202122232425262728293031

A interfaceA interface


Transcoding and submultiplexingTranscoding and submultiplexing

3131 3030 2929 2828 2727 2626 2525 2424 2323 2222 2121 2020 1919 1818 1717 1616 1515 1414 1313 1212 1111 1010 99 88 77 66 55 44 33 22 11 00

xxxx xx b1b1 b2b2 xx xx xx

2 Mbit/s frames from the MSC to the transcoder

2 Mbit/s frames, 125 us

B!B! B2B2

B3B3

B4B4 B5B5 B6B6

B7B7

B8B8

20ms sample, 160 x 2 Mbit/s frames

64 kbit/s timeslot, 8 bits

160 x timeslot from the 160 x 2 Mbit/s frames

DSP for TS 1

DSP for TS 31

160 x 2 bits from timeslot

2 Mbit/s frames, 125 us

20 ms sample, 160 2 Mbit/s frames Mbit/s frames from the transcoder to the BSC (SM2M)

77 66 55 44 33 22 11 160160 159159 158158 157157 156156 155155 154154 77 66 55 44 33 22 11 160160 159159 158158 157157 156156 155155 154154

3131 3030 2929 2828 2727 2626 2525 2424 2323 2222 2121 2020 1919 1818 1717 1616 1515 1414 1313 1212 1111 1010 99 88 77 66 55 44 33 22 11 00

77 66 55 44 33 22 11 160160 159159 158158 157157 156156 155155 154154 77 66 55 44 33 22 11 160160 159159 158158 157157 156156 155155 154154


TCSM BSC

BTS

64 kb

Inband Signalling within the TRAU Frame

16 kb

2 Mb/s 2 Mb/s 2 Mb/sETDSP1

DSP90

16 kb 16 kb

ET

G

S

W

TRU

TRX

16 kb

DSP

MS

33.8 kb

Inband Signalling between TCSM2 and BTSInband Signalling between TCSM2 and BTS


AterInterface

A Interface

E1/T1

E1/T1

E1/T1

E1/T1

BSC TCSM MSC

TCSM3i Interface configuration


A Interface Circuit Pools

TCSM2 software

Supported Features

Supported codecs / data rate adaptation

Supported A Interface pools

Circuit Type in TCSM2

TCL_PXMX AEC, NS FR, HR, EFR / HSCSD, 14.4D

3 (DR) C

7 (EFR&DR)

20 (EFR&DR& D144)

10 (HS2) D

21 (HS2&D144)

13 (HS4) E

22 (HS4&D144)

TD1_PXMX AEC, TFO, NS

FR, EFR 1 (FR) A

5 (EFR&FR)

TD2_PXMX AEC, TFO, NS

HR 2 (HR) B

TD3_PXMX AEC, NS AMR 23 (AMR) F

TD4_PXMX TTY, AEC FR, HR, EFR, 14.4D

3 (DR) C

7 (EFR&DR)

20 (EFR&DR&D144)

10 (HS2) D

21 (HS2&D144)

13 (HS4) E

22 (HS4&D144)

TD5_PXMX TTY, AEC, TFO

FR, EFR 1 (FR) A

5 (EFR&FR)

TD6_PXMX TTY, AEC AMR 23 (AMR) F

TCSM3i software

Supported Features

Supported codecs / data rate adaptation

Supported A Interface pools

Circuit Type in TCSM3i

T56_PXSX, T64_PXSX

AEC, TFO, NS, TTY

FR, HR, EFR, AMR, AMR-WB / HSCSD, 14.4D

1 (FR) G

3 (DR)

5 (EFR&FR)

7 (EFR&DR)

20 (EFR&DR& D144)

23 (AMR)

28 (EFR&DR&AMR& D144)

37 (AMR&AMR-WB)

38 (EFR&FR&AMR& AMR-WB&D144)

10 (EFR&DR&HS2) H

21 (EFR&DR&HS2& D144)

13 (EFR&DR&HS4) I

22 (EFR&DR&HS4& D144)

32 (EFR&DR&AMR&HS4&D144)

40 (EFR&DR&AMR& AMR-WB&HS4&D144)

• NEW Circuit Pools in S14 NEW Circuit Pools in S14 37, 38, and 40 (support AMR-WB) 37, 38, and 40 (support AMR-WB)

• TCSM3i does not support pool 2 (8Kbit/s submultiplexing)TCSM3i does not support pool 2 (8Kbit/s submultiplexing)


Example of Channel allocation for TCSM2 on Ater

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD 1 2 32 4 5 6 73 8 9 10 114 12 13 14 155 16 17 18 196 20 21 22 237 24 25 26 278 28 29 30 319 1 2 3

10 4 5 6 711 8 9 10 1112 12 13 14 1513 16 17 18 1914 20 21 22 2315 24 25 26 2716 28 29 30 3117 1 2 318 4 5 6 719 8 9 10 1120 12 13 14 1521 16 17 18 1922 20 21 22 2323 24 25 26 2724 28 29 30 3125 1 2 326 4 5 6 727 8 9 10 1128 12 13 14 1529 16 17 18 193031

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD 1 2 3 4 5 62 7 8 9 10 11 12 13 143 15 17 18 19 20 21 22 23

4 24 25 26 27 28 29 31 315 1 2 3 4 5 66 7 8 9 10 11 12 13 147 15 17 18 19 20 21 22 238 24 25 26 27 28 29 31 319 1 2 3 4 5 6

10 7 8 9 10 11 12 13 1411 15 17 18 19 20 21 22 2312 24 25 26 27 28 29 31 3113 1 2 3 4 5 614 7 8 9 10 11 12 13 1415 15 17 18 19 20 21 22 2316 24 25 26 27 28 29 31 3117 1 2 3 4 5 618 7 8 9 10 11 12 13 1419 15 17 18 19 20 21 22 2320 24 25 26 27 28 29 31 3121 1 2 3 4 5 622 7 8 9 10 11 12 13 1423 15 17 18 19 20 21 22 2324 24 25 26 27 28 29 31 3125 1 2 3 4 5 626 7 8 9 10 11 12 13 1427 15 17 18 19 20 21 22 2328 24 25 26 27 28 29 31 31293031

Circuit type A Circuit type BMixed Type (type A/C/F with type B)

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD 1 2 32 4 5 6 73 8 9 10 11

4 12 13 14 155 16 17 18 196 20 21 22 237 24 25 26 278 28 29 30 319 1 2 3

10 4 5 6 711 8 9 10 1112 12 13 14 1513 16 17 18 1914 20 21 22 2315 24 25 26 2716 28 29 30 3117 1 2 3 4 5 618 7 8 9 10 11 12 13 1419 15 17 18 19 20 21 22 2320 24 25 26 27 28 29 31 3121 1 2 3 4 5 622 7 8 9 10 11 12 13 1423 15 17 18 19 20 21 22 2324 24 25 26 27 28 29 31 3125 126 227 328 429 530 631 7

FR

FR

FR

FR

SS7/X.25

HR

SS7/X.25

HR

HR

HR

HR

HR

HR

FR

FR

HR

HS4

HR


Example of Channel allocation for TCSM 3i circuit type G, H, I on Ater

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD 1 2 32 4 5 6 73 8 9 10 114 12 13 14 155 16 17 18 196 20 21 22 237 24 25 26 278 28 29 30 319 1 2 3

10 4 5 6 711 8 9 10 1112 12 13 14 1513 16 17 18 1914 20 21 22 2315 24 25 26 2716 28 29 30 3117 1 2 318 4 5 6 719 8 9 10 1120 12 13 14 1521 16 17 18 1922 20 21 22 2323 24 25 26 2724 28 29 30 3125 1 2 326 4 5 6 727 8 9 10 1128 12 13 14 1529 16 17 18 1930 20 21 22 2331 24 25 26 27

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD 12 2 33 4 54 6 75 8 96 10 117 12 138 14 159 16 17

10 18 1911 20 2112 22 2313 24 2514 26 2715 28 2916 30 3117 118 2 319 4 520 6 721 8 922 10 1123 12 1324 14 1525 16 1726 18 1927 20 2128 22 2329 24 2530 26 2731 28 29

Bits

TS 1 2 3 4 5 6 7 8

0 Synchronization1 LAPD2 13 24 35 46 57 68 79 8

10 911 1012 1113 1214 1315 1416 1517 1618 1719 1820 1921 2022 2123 2224 2325 2426 2527 2628 2729 2830 2931 30

Circuit type G Circuit type H Circuit type I


Gb interfaceGb interface

TransmissionNetwork

BSC

TCSM

MSC

Frame RelayNetwork/IP

SGSN

1

2

3

ET

ET

ET ET

ET

ET


GSW

PCU

BCSU

AS7

MSC/TCSM

SGSN

BTS

MCMU

TCH (Circuit Switched) TCH (Circuit Switched)

Data (Packet Switched)

Data (Packet Switched)

Signalling (CCS7)Signalling (LAPD)

ET

ET

ET

Base Station Controller (BSC)Base Station Controller (BSC)


TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TCH4 TCH5 TCH6 TCH7

TCH0 TCH1 TCH2 TCH3

TRX1 OMU1 TRX2 OMU2

TRX3 OMU3 TRX4 OMU4

TRX5 OMU5 TRX6 OMU6

TRX7 OMU7 TRX8 OMU8

TRX9 OMU9 TRX10 OMU10

TRX11 OMU11 TRX12 OMU12

XX XX XX XX

DYNAMIC ABIS POOL

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1 2 3 4 5 6 7 8Abis interface

TRX-1

TRX-2

TRX-3

TRX-10

(E)DAP

TRXSIG 1 - 10

OMUSIG


Base Transceiver Station (BTS)Base Transceiver Station (BTS)

TRU BCF

BTS

BSC

TRXs

BBTX

RX

BBTX

RX

Couplingunit


Air interfaceAir interface

BCCHBCCH SDCCHSDCCH TCHTCH TCHTCH TCHTCH TCHTCH TCHTCH TCHTCH

TDMA frame = 8 time slots

0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7


ExerciseExercise

MSC

---

----

----

--

--

--

--

--

--

--

--

--

--

--

---- ----

--

--- --- ---

SGSN

MS

02 RN28192EN14GLN00 BSS Traffic Channels

Documents

Transcript of 02 RN28192EN14GLN00 BSS Traffic Channels