フルブリッジ・フェーズシフト方式の基礎および...

1Texas Instruments 2011 Power Supply Design Seminar

フルブリッジ・フェーズシフト方式の基礎および設計ノウハウ

UCC28950

TEXAS INSTRUMENTS JAPAN


内容

• フェーズシフト・フルブリッジについて

• UCC28950とUCC2895の比較

• UCC28950特長

• UCC28950設計のヒント

• 評価ボードパフォーマンス




• UCC28950特長




フェーズシフト・フルブリッジとは?

• Duty比50% ON/OFF

• ZVS動作

小型・高効率の電源構築が可能！

QA

QB

T

QC

D1

D2

L

STATE 1

STATE 2

STATE 3

ON

A ; D

OFF

B ; C

B ; C

B ; D

A ; D

GATE D

I L

t0 t1 t2 t3 t4 = t0

VL

I T

VT

GATE C

GATE B

GATE A

QD

42 31+

VI

–

+

VO

–

STATE 4 B ; D A ; C

A ; C

I M


PWM制御について

• QA～QD Duty 50% • QA (QC)⇔ QB(QD) 位相差180度

• TonはQC とQD のシフト時間(θ)

S

P

IN

OUTON N

NV

VT ×=

QA

QB

VIN

+

-

QC

QD

D1

D2

LOUTV1 VOUT

T1

TON

T

θ


QBd でのZVS動作

• 遅延時間 tABSETを設ける (貫通防止)

• LC共振によりZVS

Iout

( )( ) 222 221'

21

21

INOSSMSLKMM VCIoILLIL ××>+++

QA

QBVIN

+

-

QC

QD

D1

D2

LOUTV1 VOUT

T1LLK + LS

QAg

QBg

QBd

tABSETtABSET

QBd

小


QDd でのZVS動作

• 遅延時間 tCDSETを設ける (貫通防止)• LC共振によりZVS

QBd より容易にZVS

QCg

QDg

QDd

tCDSETtCDSET

QA

QB

VIN

+

-

QC

QD

D1

D2

LOUTV1 VOUT

T1LLK +LS

QDd

Iout

( )( ) 222 221'

21

21


大


２次側同期整流器の動作


同期整流動作＜期間1＞

IPRIMAY_T1

0A

0A

IQF

0A

IQE

IPS

IMS

-dILOUT/4

QEg

On

OffQFg

On

Off

IPP

IMP

D

IMP2

IMS2

1 2 3 4

• 期間1

– QA, QD, QF :ON

– QB, QC, QE :OFF

– 1次側からエネルギー伝達

-dILOUT/2

VIN

+

_QB

QE QF

CIN

QA

QD

QC

T1

LOUT

VOUT

+

_

COUTOUTE OUTF

OUTA

OUTB

OUTC

OUTDLMAG

CT

RRE

DA

RS

CS

LS

ON


同期整流動作＜期間1→2＞

• 期間1 → 2

– QD ターンOFF

– QDd LC共振

– QCボディ・ダイオード導通

-dILOUT/2

VIN

+

_QB

QE QF

CIN

QA

QD

QC

T1

LOUT

VOUT

+

_

COUTOUTE OUTF

OUTA

OUTB

OUTC

OUTDLMAG

CT

RRE

DA

RS

CS

LS QDdQBd

OFF



• 期間 2

– QC, QE ターンON

– QCボディ・ダイオード導通停止 -dILOUT/2

ON

ON


同期整流動作＜期間2＞誤解

– 誤解

• QE とQFに流れる電流は同じ値？

↓

No！ターン極性によりほとんどの電流はQFを流れる

-dILOUT/2



• 期間2 → 3

– QA, QF ターンOFF

– QBd LC共振

– QBボディ・ダイオード導通

OFF

OFF



• 期間3

– QBターンON

– 1次側からエネルギー伝達

– QBボディ・ダイオード導通停止

ON



• 期間3 → 4

– QCターンOFF

– QDd LC共振

– QDボディ・ダイオード導通

OFF


同期整流動作 <期間4>

• 期間4

– QD, QF ターンON

– QDボディ・ダイオード導通停止

ON

ON



• 期間4 → 1

– QBターンOFF

– QBd LC共振

– QAボディ・ダイオード導通

– 以降サイクル繰り返し

OFF


評価ボードでの同期整流波形

3 4 1 2

IQF

QEg

QFg

IQE




• UCC28950特長




UCC2895

UCC28950UCC28950 vs. UCC2895

Function UCC28950 UCC2895

2次側同期整流器コントロール用出力 ○ ×

2次側同期整流器アダプティブディレイ ○ ×

軽負荷時ダイオード整流制御 ○ ×

超軽負荷時バーストモード ○ ×

VREF電圧精度20-mA±1.5%

5-mA, ±3%

過電流設定値精度 ±3% ±5%

スロープ補償回路内蔵外付け

UVLO 7.3V / 6.7V 11V / 9V

スイッチング周波数設定 R R + C


超高効率要求への対応

２次側同期整流器をコントロールすることは可能

(1次側FETコントロール信号を使用)⇒Deadtime期間中は、ボディ・ダイオードに導通してしまう

UCC2895(従来品)


超高効率要求への対応

２次側同期整流器をコントロールすることは可能

(1次側FETコントロール信号を使用)⇒Deadtime期間中は、ボディ・ダイオードに導通してしまう

UCC2895(従来品)

超高効率要求では、

ボディ・ダイオード導通での損失も考慮が必要


UCC2895（従来品）での同期整流制御

• OUTA とOUTB信号を使用し、

2次側同期整流器を制御

QEとQFが同時に OFFとなってしまう


UCC2895（従来品）での同期整流制御

Dead-time中にボディ・ダイオードへ導通

OUTA = QFg=QAg

OUTB = QEg=QBg

VQFd

VQEd

tDELAY

VIN

+

_QB

QEQF

CIN

QA

QD

QC

T1

LOUT

VOUT

+

_

COUTOUTB OUTA

OUTA

OUTB

OUTC

OUTD

LS

DB

DC

CT

RRE

DA

RS

CS

LMAG

VQEd

VQFd

V1


UCC28950での同期整流制御

ON

ON

OFF

OFF

ON ON

OFF OFF

QEとQFをオーバーラップ

ボディダイオードへの導通低減


UCC28950での同期整流制御

ボディダイオードへの導通が大幅に減っている

効率upが期待される


同期整流方式(EF vs. AB)による効率比較

UCC28950EVM (600W)にてデータ取得

93.5%

94.0%

94.5%

95.0%

95.5%

96.0%

96.5%

20% 40% 60% 80% 100%

POUT

Effic

ienc

yUCC2895 AB Sync. Gate Drive SchemeUCC28950 EF Sync. Gate Drive Scheme

UCC28950

UCC2895




• UCC28950特長




UCC28950 特長

• 定常時の高効率化同期整流出力のタイミングを最適化アダプティブディレイ制御可能

• 軽負荷時の高効率化Step1 :２次側ダイオード整流制御Step2 :バーストモード

• 電流モード/電圧モード選択

• 同期制御インターリーブ動作可能


UCC28950 2次側配置

コントロールIC２次側配置ループ制御におけるフォトカプラが不要となり、ループバンド幅(fBW)を広くとれる。

ループの高速応答


高効率化技術である2次側同期整流制御が容易

★プラチナレベルの高効率電源に対応可能

80 PLUSTM

Climate Savers ComputingTM

UCC28950

OUTE

RSUM

COMPSS/EN

SYNC

VREF

TMIN

VDDOUTA

OUTCOUTD

OUTB

GNDEA+

DELCDDELEF

EA-

CSADEL

ADELEF

OUTF

DELAB

DCM

RT

RARB

CP

RFCZ

VOUT

123456789

101112

2322212019181716151413

RDELAB

RDELCD

RDELEF

RTMIN

RSUM

RT

RE

24

OUTAOUTBOUTCOUTDOUTEOUTF

CS

CLF330pF

RLF21k

CBP21uF

12V Bias

SYNC

VREF

VREF

RG

VREF

RLF122 ohm

REFH

REF

RABH

RAB

CSS RD825k

CBP11uF

RI

RC


0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20123456789

101112

Vin = 400 V, Vout = 12 VLoad current (A)

Ligh

t loa

d po

wer

loss

es (W

)

CCM mode with synchronous FETs

DCM mode with diode rectificationBurst

mode

0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 20123456789

101112

Vin = 400 V, Vout = 12 VLoad current (A)

Ligh

t loa

d po

wer

loss

es (W

)

CCM mode with synchronous FETs

DCM mode with diode rectificationBurst

mode

各負荷状態における高効率化対策

超軽負荷（バーストモード）

軽負荷（ダイオード整流）

ノーマル負荷（同期整流のアダプティブディレイ）


ノーマル負荷時：2次側アダプティブディレイ

負荷が重くなるにしたがって、遅延時間が長くなる⇒ボディ・ダイオードへの導通を減らすことができる

軽負荷

最大負荷


tABSET2(tCDSET2)

tABSET1(tCDSET1)

ノーマル負荷 : 1次側アダプティブディレイ

軽負荷

最大負荷

負荷が軽くなるにしたがって、遅延時間が長くなる⇒アダプティブディレイによりZVS最適化


軽負荷時の高効率化

Step1 軽負荷時の動作

– CSピーク電圧＜ DCMスレッショルド電圧 ⇒ダイオード整流開始

– ボディダイオード損失＜ FETスイッチング/導通損失時に効率up

Step2 超軽負荷時の動作

– On-time ＜ tMIN ⇒バーストモード開始

スイッチングロス低減により効率up

比較

QE/QF OFF

超軽負荷バースト

軽負荷ダイオード整流

× ×




• UCC28950特長




UCC28950 電流モード制御設計のヒント

• T1(メイントランス)の設計

励磁電流(ΔILMAG) は ΔILOUT(2次側リップル電流)の半分以下にする

→ΔILMAG スロープ補償としても作用

→ΔILMAG が大きすぎる場合は電圧モードとして動作

mHf

aI

DVLS

LOUT

TYPINMAG 8.2

15.0

)1(≈

××Δ−×

≥

15.0

aII LOUT

LMAG×Δ

≤Δ


軽負荷時時の注意

インダクタ電流ネガティブ時

同期整流FET OFF時に過電圧発生(破損の恐れ)

・ネガティブ電流になる前にダイオード整流制御

・同期整流制御を使い続ける



LLK だけではZVS動作が十分ではない場合がある

直列インダクタンス(Ls) を追加する

( )( ) 26uHVC2 2)%50(2

2INMAX

OSS_QA_AVG ≈×=LoadMP

S IL

122)%50(2 aIII LOUTPP

LoadMP ×Δ

−=

( )( ) 222 221'

21

21




Ls使用時QE/QFターンOFF 時に ILS と ILMAG間差異により過電圧発生

クランプダイオード (DB DC) の使用を推奨

入力にクランプすることで、過電圧からQE とQFを保護



41×PPf

LSのインダクタンス値を増やすと、

Tdelay要調整

Ls小 :軽負荷

Ls小 :重負荷

)2(21

OSSQASPP CL

f×××

=π



41×PPf

LSのインダクタンス値を増やすと、

軽/重負荷間でのTdelay値の差が縮まる。

4'1×PPf

Tdelay調整

Ls小 :軽負荷

Ls大：軽負荷

Ls小 :重負荷

)2(21

OSSQASPP CL

f×××

=π


遅延初期値

• スイッチノードのコンデンサ容量を同じ程度にする (QBd, QDd)• 共振周波数(fPP) も同じ程度にする

• 遅延時間については、寄生容量の影響を受けるので実機上で要再調整

)2(212

OSSQAPPSPP Cf

Lf××××

≈×××π

π

)2(21

OSSQASPP CL

f×××

=π

41×

==PP

CDSETABSET ftt


スイッチノード QBd

Pout > 50%時に、不完全ZVSの場合

→ LSを増やすことでZVSし易くなる

QAg

QBg

QBd

tABSET = t1 - t0

Set tABSET at resonant tank Peak and Valley

t0 t1 t2 t3 t4

tABSET = t4 - t3

Miller Plateau

t5

Miller Plateau

tMILLER = t2 - t1

tMILLER = t5 - t4

100MAG

SLL ≤

ただし、Lsが大きすぎると遷移時間が長くなり効率が低下するため、

Ls<<LMAGを保つことを推奨

( )( ) 222 221'

21

21



スイッチノード QDd

QBd と比べより軽負荷時でもZVS動作する

→１次側に反映される出力電流の影響による

QCg

QDg

QDd

t3 t4

tCDSET = t4 - t3

Miller Plateau

t5

Miller Plateau

( )( ) 222 221'

21

21


Iout




• UCC28950特長




UCC28950評価ボード(EVM)• サイズ：A4の約1/3

9.6cm(W) X18cm(L) X 4.3cm(H)• 最大出力電力：600W


EVM仕様

Min. Typ. Max.

入力電圧 370V 390V 410V

出力電圧 11.4V 12V 12.6V

出力電力 600W

効率(最大負荷時) 94%


効率曲線

600W UCC28950 EVM Effiency

83%

84%

85%

86%

87%

88%

89%

90%

91%

92%

93%

94%

95%

96%

10% 20% 30% 40% 50% 60% 70% 80% 90% 100%

370V Efficiency

390V Efficiency

410V Efficiency

2次側同期整流器(FET)がターンオフしているため


出力リップル電圧 (最大負荷時)

約80mV

Vout =12V


ソフト・スタート

VOUTVOUT

無負荷時（IOUT= 0A）

15ms 15ms

オーバーシュート無し

最大負荷時（IOUT= 50A）

Vout =12V


過渡負荷時の応答性

オーバー/アンダーシュート 500 mV以下

VOUT

IOUT

VOUT

IOUT

50A →5A 5A →50A

Vout =12V

EVM条件：Lout=2uH, Cout=7500uF


まとめ

超高効率要求に対応可能

■ノーマル負荷同期整流器Overlap制御により効率UP

■軽負荷ダイオード整流により効率UP

■超軽負荷バーストモードにより効率UP

UCC28950

フルブリッジ・フェーズシフト方式の基礎および...

Documents

Transcript of フルブリッジ・フェーズシフト方式の基礎および...

フルブリッジ・フェーズシフト方式の 基礎および...

Documents

Transcript of フルブリッジ・フェーズシフト方式の 基礎および...

フルブリッジ・フェーズシフト方式の基礎および...

Transcript of フルブリッジ・フェーズシフト方式の基礎および...