高速ピクセル検出器用超高速信号処理システム (FPIX)
-
Upload
evan-ayers -
Category
Documents
-
view
77 -
download
6
description
Transcript of 高速ピクセル検出器用超高速信号処理システム (FPIX)
高速ピクセル検出器用超高速信号処理システム (FPIX)
2012 年 7 月 17 日測定器開発室
進捗状況: 2011 年度: *修正した ASD チップ (ver.1) を搭載した 64ch テストボードに 64chAPD リニアアレイを装着して X 線でテスト: 2011 年 10 月、 12 月 2012 年 2 月、 3 月 1)ピクセルを特定したカウント分布2)ピクセルを特定した時系列のカウント測定( 10ns のパルスペア 分解能)3) 1-2mm の大きさの X 線ビームによるカウント分布 (> 107cps/pixel )の測定(自動ステージ駆動と同期)に成功。
SiTCP ボード :SOY-100M2 枚
64ch Si-APDフロントエンドボードASD-ASIC 16 個搭載。
64ch Si-APDリニアアレイ基板
PF BL-14A X 線ビーム: 8 keV による動作テスト
1.トリガーによる同期計数。 チャンネルごとに計数 (測定時間: 2μs–4295 s)。2.トリガーによる時系列測定: ΔT : 10ns~167ms 。 時系列: 256 ch(カウント値:36ビット /ch )。 10ns なら 2.56μs まで。
0100
200300
400500
600
0.0
0.3
0.6
0.9
1.2
1.5
1.8
25
32
38
44
Ch 41
30 ns10ns 時間分解能による 時系列測定
400 420 440 460 480 5000
2
4
6
8
10
12
Co
un
ts (
x1
04 , 4
50
s)
Time (ns)
30 nsby TAC
単一 APD & TAC
Ch 41 に 8keV のΦ10μmビームを入射。
PF リング マルチバンチモード( MB:126ns + gap : 30ns )x 4= 624ns
自動ステージのスキャン( 0.1mm ステップ、 1sec ずつの測定)
C h間: 0.15mm
-2
0
2
0.0
2.0x106
4.0x106
6.0x106
8.0x106
1.0x107
1.2x107
010
2030
4050
60
010
2030
4050
60
0.0
5.0x105
1.0x106
1.5x106
2.0x106
2.5x106
100
200300400500600
W/O Cu
時系列の計数分布測定( 10ns パルス分解能、10sec 積算)
ピンホールなしでの測定
今後の課題
1 .チャージアンプの結果と 64ch-ASIC の出力の比較:センサ性能と64ch- パルス回路系の性能の切り分け。→ トリガーレベルの差。ゲインの不足(ノイズレベルが大)。
2.デモ測定: 試料からの X 線による時系列のカウント分布変化 (6 月実験)。 → 時系列の散乱強度変化の観測は準備不足(試料の刺激)のため未実施。
22 24 26 28 30 320
1
2
3
4
Counts
(x10
3 , 4 s
)
Channel22 24 26 28 30 320
1
2
3
4
Counts
(x10
3 , 4 s
)
Channel
Q Amp64ch-ASIC ver1
今後、 * LTCC 基板に搭載した ASD チップ Ver.2 をテストボー
ドで評価。池野さん、斉藤さんのテストボードPECL 出力。Vth 用 DAC あり。入力: Reset HV DC+5V トリガーなし。
FAN による冷却が必要。放熱器付 FAN 作動: LTCC 近くの基板表 36℃ 放熱器 34℃ 基板裏 42℃電源にノイズ。FAN は外部の別電源から。
ASD チップ 4 個( 16ch )を搭載した LTCC 基板。4 個の LTCC 基板。
空冷用FAN