以 FPGA 為基礎三軸平台運動控制演算法則高速化之研製
29
以 FPGA 以以以以以以以以以以以以以以以以以 以以以以 以以以以以以 以以以以 以以以 以以 ： 南南南南南南 南南南南南南南南南南南南南南南南
description
以 FPGA 為基礎三軸平台運動控制演算法則高速化之研製. 南台科技大學 電機工程系 伺服控制晶片設計研究室. 學生 ﹕ 劉適存. 指導教授：龔應時 教授. Outline. 摘要 1. 緒論 2. 運動控制器設計之演算法則 3. 三軸馬達硬體電路演算法則高速化之研究晶片設計 4. 高速演算法則伺服運動控制實驗架構及實驗結果 5. 結論. 摘 要. - PowerPoint PPT Presentation
Transcript of 以 FPGA 為基礎三軸平台運動控制演算法則高速化之研製
-
FPGA
-
*Outline
1.
2.
3.
4.
5.
-
* FPGA()
FPGA//(SVPWM)/PI
-
*
-
*
-
*2.1
2.2
2.4(SVPWM)
-
*2.1
-
*2.2
-
*
-
*2.3 (SVPWM)3 1
-
*3.1IPExample: Parallel processing:
Sequential processing using Finite state machine (FSM):one multiplier and one adderthree multipliers and two addersNear one clock execution timeFive clocks execution timeMultiplier is large utilities consumption in FPGA
-
*3.2IP
-
*3.3 IP
-
*3.4 IP
-
*
-
*3.5 System-on-a-Programmable-Chip(a)(b)
-
*Quartus IISoPC
-
*3.6 -
-
*3.7 -a
b
c
d
e
S xiX yiY
-
*4.1
XYZXY30cm0.5cmZ15cm0.5cm
SYNCHRONOUS SERVO MOTOREncoder 2500 P/RRa : 0.63 RLa : 2.77 mHVOLTS 92 VAMP-S-1.6 AOUT : 200WTORQUE : 0.64 (N-m)NR.rpm - 3000-Protection : IP65Nmx -3000 rpmPoles: 8
-
*4.2 IP
FPGA
-
*IPSVPWM
-
*KpKiKpKiPI
PIPIKPkp=0.02441 (12bitQ11800)kp=0.9760 (16bitQ1532000)KIki=0.0003 (12bitQ1110)ki=0.0003 (12bitQ1110)
PIPIPIKPkp=0.02441 (12bitQ11800)kp=0.02441 (12bitQ11800)kp=0.45776(12bitQ11800)KIki=0.0003 (12bitQ1110)ki=0.0003 (12bitQ1110)kp=0 (12bitQ11800)
-
*
-
*
-
*
-
*
-
FPGA
(1)
(2)2.308 s1.948 s5.668 s
(3)SoPC
*
-
Thank you for your attention.
**
