Κεφαλαιο 4 Ψηφιακή Λογική...
Transcript of Κεφαλαιο 4 Ψηφιακή Λογική...
Κεφαλαιο 4 Ψηφιακή Λογική & Συστήµατα
1. Εισαγωγή -‐ Γενικά 2. Συστήματα Αρίθμησης & Κώδικες 3. Μετατροπή & Δειγματοληψία Σημάτων 4. Λογικές Πύλες 5. Πίνακες Αληθείας -‐ Ιδιότητες των Πυλών -‐
Σχεδίαση Ψηφιακών Κυκλωμάτων 6. Απλοποίηση Λογ ικών Παραστάσεων &
Κυκλωμάτων μέσω Πινάκων Karnaugh 7. Τυπικά Συνδυαστικά Κυκλώματα 8. Flip -‐ Flop 9. Καταχωρητές – Απαριθμητές 10. Πολυδονητές – Ψηφιακοί Χρονιστές
Γενικά - Εισαγωγή • Ένα ψηφιακό σήμα είναι μία συνάρτηση που μπορεί να πάρει μόνο
διακριτές τιμές. • Οι διακριτές καταστάσεις των ψηφιακών σημάτων εκφράζονται σαν το
καρτεσιανό γινόμενο ενός πεπερασμένου πλήθους ανεξαρτήτων συνιστωσών η κάθε μία από τις οποίες παίρνει μόνο δύο μόνο τιμές : υψηλή και χαμηλή.
• Η μαθηματική μας παιδεία και ο φυσικός κόσμος παρέχουν εξοικείωση με τις συνεχείς μεταβλητές και τον αλγεβρικό -‐ υπολογιστικό χειρισμό τους.
• ΟΜΩΣ: Ο “ψηφιακός κόσμος” είναι ιδιαίτερα πρόσφορος για ένα πρακτικό λόγο: οι αλγεβρικές πράξεις αναλογικών ποσοτήτων μπορούν να υλοποιηθούν μέσω λογικών πράξεων των αντιστοίχων ψηφιακών προσεγγίσεών τους. – Οι διατάξεις που υλοποιούν τις λογικές πράξεις είναι εύκολα και φθηνά
υλοποιήσιμες. – Είναι δυνατή, όμως, η με ελεγχόμενη ακρίβεια μετάβαση από το ψηφιακό
(διακριτό) πεδίο στο συνεχές και αντιστρόφως μέσω καταλλήλων ηλεκτρονικών συσκευών (Digital-‐Analog-‐Converters, Analog-‐Digital-‐Converters).
4/22/16 2 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Συστήµατα Αρίθµησης & Κώδικες • Ο αριθμός είναι
εκφρασμένος στο δεκαδικό σύστημα, δηλ. έχει βάση 10. • Γενικά, ένας αριθμός με βάση γράφεται και σημαίνει αντίστοιχα : • Το δυαδικό σύστημα αρίθμησης ( = 2) χρησιμοποιεί δύο ψηφία (1,0) που αντιστοιχούν
στις δύο στάθμες της ψηφιακής λογικής (υψηλή, χαμηλή). • Στα ψηφιακά ηλεκτρονικά κυκλώματα συνήθως η υψηλή τιμή είναι +5V ενώ η χαμηλή 0V. • Κάθε δυαδικό ψηφίο ονομάζεται bit (Binary Digit). Στην έκφραση ενός δυαδικού αριθμού
το bit λέγεται ελάχιστα ενδεικτικό (Least Significant Bit -‐ LSB), ενώ το λέγεται μέγιστα ενδεικτικό (Most Significant Bit -‐ MSB).
• Χρησιμοποιούνται και άλλα συστήματα για λόγους προγραμματιστικής ευκολίας σε χαμηλό επίπεδο
– Το οκταδικό σύστημα αρίθμησης ( =8) χρησιμοποιεί τα ψηφία (0,1,2,3,4,5,6,7) και χρησιμοποιείται στους προγραμματιζόμενους λογικούς ελεγκτές (PLC) για τον καθορισμό των διευθύνσεων των συσκευών εισόδου και εξόδου.
– Το δεκαεξαδικό σύστημα αρίθμησης ( =16) χρησιμοποιεί τα ψηφία (0,1,2,3,4,5,6,7,8,9,A, B, C, D, E, F).
• Ένα άλλο χρησιμοποιούμενο σύστημα αρίθμησης στους Η/Υ είναι το δυαδικά κωδικοποιημένο δεκαδικό (Binary Coded Decimal -‐ BCD). Κατ’ αυτό το σύστημα, έχουμε δυαδική παράσταση κάθε δεκαδικού ψηφίου. Προφανώς, για την παράσταση κάθε ενός από τα δέκα ψηφίων του δεκαδικού συστήματος {0,1,…,9} απαιτούνται τουλάχιστον 4 bits.
4/22/16 3 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
2593765 2 10 5 10 9 10 3 10 7 10 6 10 5 102 1 0 1 2 3 4. = ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅ + ⋅− − − −
an−1an−2…a0.a−1a−2…a−m( )b = an−1 ⋅bn−1 + an−2 ⋅bn−2 +…+ a0 ⋅b0 + a−1 ⋅b
−1 + a−2 ⋅b−2 +…+ a−m ⋅b
−m
b
b
b
b
• Ο κώδικας ASCII (American Standard Code for Informa�on Interchange) κωδικοποιεί όλους τους χαρακτήρες (π.χ. ‘1’, ‘α’, ‘ESC’ ) που απαιτούνται για την επικοινωνία μεταξύ ψηφιακών συσκευών (δηλαδή, σε βιομηχανικό περιβάλλον, ρομπότ, Η/Υ, μηχανές CNC, ψηφιακούς κατευθυντές κ.λ.π).
• Ο ASCII στηρίζεται στην ίδια ιδέα με το BCD. Όμως σε αυτόν, κάθε χαρακτήρας απαιτεί 7bit ενώ το 8ο bit μπορεί να χρησιμοποιηθεί είτε για διόρθωση πιθανού σφάλματος μετάδοσης (parity bit) είτε για την μετάδοση ειδικών χαρακτήρων.
• Όπως φαίνεται, η κωδικοποίηση ASCII δεν είναι εντελώς τυχαία αλλά παρουσιάζει
κάποια λογική π.χ. , . Γενικά ισχύουν δηλαδή οι ισοδυναμίες
Συστήµατα Αρίθµησης & Κώδικες
4/22/16 4 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
1 0110001= ASCII 2 0110010= ASCII( ) ( ) ( )
ASCIIBCD⎟⎠⎞
⎜⎝⎛===
092092210 000001110010110010011000010010010100100010290
Λογικές Πύλες • Οι λογικές πύλες (logic gates) είναι ηλεκτρονικά κυκλώματα που επιτελούν
διάφορες λογικές πράξεις. • Οι λογικές πράξεις και η άλγεβρα που διέπει αυτές μελετήθηκε από τον άγγλο
μαθηματικό George Boole που εισήγε την αρχή: «όλες ο προτάσεις μπορούν να αποδειχθούν με σωστές απαντήσεις σε πεπερασμένο αριθμό ερωτήσεων τύπου σωστό – αληθές».
• Οι λογικές πράξεις της Άλγεβρας Boole είναι :
4/22/16 5 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
AND OR NOT A B Y=A�B A B Y=A+B X Y= 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1
AB YAND A
B YOR NOTX Y
X
NAND NOR A B A B 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 0 1 1 0
AB YNAND
AB YNOR
Y=A B+
Y=A B⋅
Λογικές Πύλες • Υπάρχουν οι πύλες XOR (EXCLUSIVE OR) που ορίζεται σαν
και η XΝOR (EXCLUSIVE ΝOR) που ορίζεται ως ¤ . Τα σύμβολά τους και οι αντίστοιχοι πίνακες αληθείας φαίνονται παρακάτω
4/22/16 6 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
A⊕ B = A ⋅B + A ⋅BB A B= ⊕A
XOR XΝOR
A B Y=A B A B Y=A¤B
0 0 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 0 1 1 1
AB YXOR A
B YXNOR
⊕
7
Συνδυαστικά Λογικά Κυκλώµατα • Τα Συνδυαστικά Λογικά Κυκλώματα υλοποιούν στατικές λογικές
συναρτήσεις δηλαδή σχέσεις εισόδων -‐ εξόδων του τύπου
x z
όπου το z εξαρτάται μόνο από το x με μια στατική (δηλ. μη χρονικά εξαρτώμενη) σχέση εισόδου / εξόδου. • Υπάρχουν 2 προβλήματα που σχετίζονται με τα συνδυαστικά λογικά
κυκλώματα: – ανάλυση: Δεδομένου ενός ψηφιακού κυκλώματος να κατανοηθεί η
λειτουργία του (δηλ. η μαθηματική λογική συνάρτησή του και ο πίνακας αληθείας του).
– σύνθεση: Δεδομένων των προδιαγραφών λειτουργίας ενός λογικού κυκλώματος να βρεθεί η μαθηματική λογική συνάρτησή του και το κύκλωμα που την υλοποιεί).
( ) { } { }0,1 0,1m nz f x z x= ∈ ∈
f(x)
8
Παραδείγµατα Ανάλυσης • Δεδομένων των παρακάτω λογικών κυκλωμάτων να βρεθεί οι αντίστοιχες
μαθηματικές λογικές συναρτήσεις που υλοποιούν και οι πίνακας αληθείας.
• Οι παραπάνω Πίνακες Αληθείας αποτελούνται από 2n=3 = 8 σειρές, όπου n=3 ο αριθμός των εισόδων, και μας δείχνουν την έξοδο για κάθε περίπτωση εισόδου.
B
A
C
A B C B A B⋅ A B C⋅ + 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 1
PQ
R
P Q R P Q+ ( )P Q R+ ⋅
0 0 0 1 1 1 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 0 1
BA B⋅
A B C⋅ +
P Q+
( )P Q R+ ⋅
Πίνακες Αληθείας • Λογική συνάρτηση είναι μία συνάρτηση που σχηματίζεται από δυαδικές μεταβλητές και λογικές
πράξεις π.χ
• Μπορούμε να κατασκευάσουμε τους αντίστοιχους πίνακες αληθείας οι οποίοι να περιέχουν όλους τους λογικούς συνδυασμούς (πεδίο ορισμού) αυτών των μεταβλητών και να δούμε το αντίστοιχο πεδίο τιμών (range).
• Από τον πίνακα αληθείας μπορεί να δει κανείς ότι για όλους τους συνδυασμούς των μεταβλητών, δηλ. σε όλο το πεδίο ορισμού
• Είναι προφανές ότι ο πίνακας αληθείας είναι ένα εργαλείο απόδειξης ιδιοτήτων των λογικών συναρτήσεων.
4/22/16 9 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
x y z 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 0 1 1 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1
f x y z x y x z y zg x y z x y x z( , , )( , , )
= ⋅ + ⋅ + ⋅
= ⋅ + ⋅
x y x z y z x y x z⋅ + ⋅ + ⋅ = ⋅ + ⋅
x y⋅ x z⋅ y z⋅ ( , , )f x y z ( , , )g x y z
• Αλγόριθμος Σχεδίασης : • Κατασκευή πίνακα αληθείας με βάση της σχετικές προδιαγραφές • Εύρεση εκείνων των γραμμών του πίνακα αληθείας όπου η έξοδος είναι
αληθής (δηλ. ισούται με «1»). • Για κάθε τέτοια γραμμή, βρίσκουμε τον συνδυασμό εισόδων με την πράξη
AND που κάνει τη «σύζευξή» τους αληθή (σύζευξη = AND). • Κάνουμε «διάζευξη» σε όλες αυτές τις συζεύξεις (διάζευξη = OR).
4/22/16 10 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Ιδιότητες “+” Ιδιότητες “�” Ιδιότητες “ΝΟΤ”
Άλλες Ιδιότητες Νόμοι De Morgan
x y z x y z x y zx y y xx x xxx x
+ + = + + = + +
+ = +
+ =
+ =
+ =
( ) ( )
1 10
x y z x y z x y zx y y xx x xx xx
⋅ ⋅ = ⋅ ⋅ = ⋅ ⋅
⋅ = ⋅
⋅ =
⋅ =
⋅ =
( ) ( )
10 0
x xx xx xx x y x y
=
+ =
⋅ =
+ ⋅ = +
10
x y z x y x zx x y xx y z x y x z
⋅ + = ⋅ + ⋅
+ ⋅ =
+ ⋅ = + ⋅ +
( )
( ) ( )
x1 ⋅ x2 ⋅ x3 ⋅…⋅ xn = x1 + x2 + x3 +!+ xnx1 + x2 + x3 +…+ xn = x1 ⋅ x2 ⋅ x3 ⋅…⋅ xn
Ιδιότητες Λογικών Πράξεων – Σχεδίαση Λογικών Κυκλωµάτων
• Δεδομένων των λειτουργικών προδιαγραφών που συνοψίζονται σε ένα πίνακα αληθείας να ευρεθούν οι σχετικές μαθηματικές λογικές συναρτήσεις και τα αντίστοιχα λογικά κυκλώματα που τις υλοποιούν
Να ευρεθεί το ψηφιακό κύκλωµα που υλοποιεί τον παρακάτω πίνακα
αληθείας
Παραδείγµατα Σύνθεσης
11
Α Β x 0 0 0 0 1 1 1 0 0 1 1 0
( )0, 1A B= = x A B⇒ = ⋅
x A B= ⋅
x y z 0 0 1 0 1 0 1 0 0 1 1 1
Να ευρεθεί το ψηφιακό κύκλωµα που η έξοδός του z είναι αληθής µόνο όταν οι 2 είσοδοί του
(x,y) είναι ίσες
( )0, 0x y= =
( )1, 1x y= =
x y⋅ ⇐
x y⋅ ⇐
z x y x y= ⋅ + ⋅
• Να ευρεθεί η λογική συνάρτηση και το αντίστοιχο λογικό κύκλωμα που η είναι – αληθής (1) όταν η πλειοψηφία των τριών
εισόδων είναι αληθής και – ψευδής (0) σε κάθε άλλη περίπτωση.
Σχεδίαση Λογικών Κυκλωµάτων: Παράδειγµα
4/22/16 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος 12
Control Systems Laboratory
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
x y z g x y z( , , )
→
→
→
→
( , , )g x y z xyz xyz xyz xyz= + + +
( , , )g x y z xyz xyz xyz xyz= + + + =
x
y
z
xyz xyz xy
( , , )g x y z xyz xyz xy= + +
• Αλγόριθμος Σχεδίασης : • Κατασκευή πίνακα αληθείας με βάση της σχετικές προδιαγραφές • Εύρεση εκείνων των γραμμών του πίνακα αληθείας όπου η έξοδος είναι
αληθής (δηλ. ισούται με «1»). • Για κάθε τέτοια γραμμή, βρίσκουμε τον συνδυασμό εισόδων με την
πράξη AND που κάνει τη «σύζευξή» τους αληθή (σύζευξη = AND). • Κάνουμε «διάζευξη» σε όλες αυτές τις συζεύξεις (διάζευξη = OR).
g x y z( , , )g x y z( , , )
( )xyz xyz xy z z= + + + =
xyz xyz xy= + +
xyz
xyzxyzxyz
• Στο σχήμα απεικονίζεται μιά διάταξη «συναγερμού» αυτοκινήτου που χρησιμοποιείται για την ανίχνευση ορισμένων ανεπιθύμητων καταστάσεων. Οι 3 διακόπτες χρησιμοποιούνται για την ανίχνευση της κατάστασης της θύρας του οδηγού, την κατάσταση λειτουργίας του κινήτήρα και τα φώτα. Να σχεδιασθεί το λογικό κύκλωμα που με είσοδο αυτά τα 3 σήματα ενεργοποιεί κατάλληλα τον συναγερμό όταν συμβαίνει κάποια από τις παρακάτω ανεπιθύμητες καταστάσεις : – Tα φώτα είναι ανοικτά (ΟΝ) ενώ κινητήρας
είναι ανενεργός (OFF) – Η θύρα οδηγού είναι ανοικτή (OPEN) ενώ ο
κινητήρας είναι ενεργός (ΟΝ).
Πρόβληµα Σύνθεσης
13
+5 V
ON
OFF
+5 V
ON
OFF
+5 V
Open
Closed
Λογικό Κύκλωµα ΠροςΣυναγερµό
D
I
L
ΘύραΟδηγού
Φώτα
Κινητήρας
D I⋅z = +L I⋅
Απλοποίηση Λογικών Παραστάσεων µέσω Πινάκων Karnaugh
• Συστηματικός και γραφικός τρόπος απλοποίησης λογικών παραστάσεων και κυκλωμάτων.
• Πρακτικά εφαρμόσιμος για παραστάσεις μέχρι και 4, το πολύ, μεταβλητών. Για μεγαλύτερο αριθμό μεταβλητών υπάρχουν ειδικά προγράμματα απλοποίησης που στηρίζονται (και) σε μεθοδολογίες τεχνητής νοημοσύνης.
• Για μια λογική συνάρτηση, οι πίνακες Karnaugh παριστάνουν τη σχέση μεταξύ λογικών εισόδων και εξόδου, κάτι που κάνουν άλλωστε τόσον οι πίνακες αληθείας όσο και οι λογικές εξισώσεις. – Αρχικά θα δειχθεί το πώς οι πίνακες Karnaugh προκύπτουν από τους πίνακες αληθείας και
– με βάση αυτό θα γίνει η όλη ανάπτυξη της μεθοδολογίας απλοποίησης,
– ενώ μετά θα δειχθεί το πως προκύπτουν και από τις λογικές εξισώσεις.
4/22/16 14 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Κατασκευή Πινάκων Karnaugh
4/22/16 15 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
{ }x = ΑΒ +ΑΒ
X ABCD ABCD
ABCD ABCD
⎧ ⎫= +⎪ ⎪⎨ ⎬
+ +⎪ ⎪⎩ ⎭
X ABC ABC
ABC ABC
⎧ ⎫= +⎪ ⎪⎨ ⎬
+ +⎪ ⎪⎩ ⎭
Οµαδοποίση των Κελιών: Κατά Ζεύγη
4/22/16 16 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
CB
CABCBAX
=
+=
BA
BCACBAX
=
+=
CB
CBACBAX
=
+=
«Η ομαδοποίηση ζευγών γειτνιαζόντων κελιών οδηγεί σε εξαφάνιση της μεταβλητής που εμφανίζεται σε κάθε ζεύγος τόσο
σε κανονική όσο και σε συμπληρωματική μορφή».
X ABCD ABCD
ABCD ABCD
ABC ABD
= +
+ +
= +
Οµαδοποίση των Κελιών: Κατά Τετράδες
4/22/16 17 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
X C= X AB=X BD=
X AD= X BD=
Η ομαδοποίηση τετράδων γειτνιαζόντων κελιών οδηγεί σε εξαφάνιση εκείνων των δύο
μεταβλητών που εμφανίζονται σε κάθε τετράδα τόσο σε κανονική όσο και σε συμπληρωματική
μορφή.
Οµαδοποίση των Κελιών: Κατά Οκτάδες
4/22/16 18 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
BX =CX =
BX = DX =
Η ομαδοποίηση οκτάδων γειτνιαζόντων κελιών οδηγεί σε εξαφάνιση εκείνων των τριών
μεταβλητών που εμφανίζονται σε κάθε οκτάδα τόσο σε κανονική όσο και σε συμπληρωματική
μορφή.
Απλοποίηση µέσω Πίνακα Karnaugh
• Η απλοποίηση θα γίνει με βάση τα προηγούμενα και 2 βασικές παρατηρήσεις: – σε ένα πίνακα Karnaugh πρέπει να αναζητούμε όσο το δυνατόν μεγαλύτερες ομάδες
έτσι ώστε να έχουμε την μεγαλύτερη δυνατή απλοποίηση, και – δεδομένου ότι για κάθε λογική μεταβλητή z ισχύει z = z + z , στην αναζήτησή μας για
όσο το δυνατόν μεγαλύτερες ομάδες κελιών, ένα κελί μπορεί να ανήκει σε 2 ή περισσότερες ομάδες.
• Η διαδικασία απλοποίησης είναι η παρακάτω: • Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με περιεχόμενο «1» (δηλ.
αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με περιεχόμενο «1», δηλαδή
ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο. • Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν
κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη. • Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν
ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
4/22/16 19 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 1
• Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα-‐1». Επομένως: • Βήμα 2: Το κελί 4 είναι το μοναδικό που δεν γειτνιάζει με άλλα. • Βήμα 3: Στο ζεύγος (11,15) το κελί 15 γειτνιάζει μόνο με το 11. Είναι και το
μοναδικό ζεύγος τέτοιου τύπου. • Βήμα 4: Δεν υπάρχουν οκτάδες. • Βήμα 5: Στην τετράδα (6,7,10,11) το κελί 11 είναι ήδη κομμάτι του ζεύγους (11,15) • Βήμα 6: Δεν υπάρχουν άλλα ζεύγη • Βήμα 7:
4/22/16 20 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
C D C D C D C D
A B 0 0 0 1 A B 0 1 1 0 A B 0 1 1 0 A B 0 0 1 0
X = ABCDloop 4! "## $## + ACD
loop11, 15
! + BDloop 6,7, 10, 11
!• Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με
περιεχόμενο «1» (δηλ. αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με
περιεχόμενο «1», δηλαδή ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο.
• Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη.
• Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 2
• Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα-‐1». Επομένως: • Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. • Βήμα 3: Στο ζεύγος (3,7) το κελί 3 γειτνιάζει μόνο με το 7. Είναι και το μοναδικό
ζεύγος τέτοιου τύπου. • Βήμα 4: Δεν υπάρχουν οκτάδες. • Βήμα 5: Στην τετράδα (5,6,7,8) το κελί 7 είναι ήδη κομμάτι του ζεύγους (3,7). Στην
τετράδα (5,6,9,10) τα κελιά 5,6 είναι ήδη κομμάτια της τετράδας (5,6,7,8) • Βήμα 6: Δεν υπάρχουν άλλα ζεύγη • Βήμα 7:
4/22/16 21 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
C D C D C D C D
A B 0 0 1 0 A B 1 1 1 1 A B 1 1 0 0 A B 0 0 0 0
• Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με
περιεχόμενο «1» (δηλ. αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με
περιεχόμενο «1», δηλαδή ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο.
• Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη.
• Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
X = ABloop 5,6, 7, 8
! + BCloop 56, 9, 10
! + ACDloop3, 7
!
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 3
• Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα-‐1». Επομένως: • Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. • Βήμα 3: Τα αυτοτελή ζεύγη είναι τα (2,6), (7,8), (9,10) και (11,15). Αυτά περιέχουν
ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο. • Βήμα 4: Δεν υπάρχουν οκτάδες. • Βήμα 5: Δεν υπάρχουν τετράδες (Στην τετράδα (6,7,10,11) όλα τα κελιά είναι ήδη
τμήματα προηγουμένων ομάδων) • Βήμα 6: Δεν υπάρχουν άλλα ζεύγη • Βήμα 7:
4/22/16 22 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
C D C D C D C D
A B 0 1 0 0 A B 0 1 1 1 A B 1 1 1 0 A B 0 0 1 0
• Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με
περιεχόμενο «1» (δηλ. αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με
περιεχόμενο «1», δηλαδή ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο.
• Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη.
• Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
X = ABC9, 10! + ACD
2, 6! + ABC
7, 8! + ACD
11, 15!
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 4
• Στον παρακάτω πίνακα έχει ήδη γίνει το «βήμα-‐1». Επομένως: • Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. • Βήμα 3: Δεν υπάρχουν αυτοτελή ζεύγη. • Βήμα 4: Δεν υπάρχουν οκτάδες. • Βήμα 5: Δεν υπάρχουν τετράδες • Βήμα 6: Τα ζεύγη φαίνονται στο σχήμα • Βήμα 7:
4/22/16 23 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
C D C D C D C D
A B 0 1 0 0 A B 0 1 1 1 A B 0 0 0 1 A B 1 1 0 1
• Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με
περιεχόμενο «1» (δηλ. αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με
περιεχόμενο «1», δηλαδή ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο.
• Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη.
• Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
DACCBABCADCAX +++=
Απλοποίηση µέσω Πίνακα Karnaugh: Παράδειγµα - 5
• Για το ίδιο πίνακα όμως • Βήμα 2: Δεν υπάρχουν απομονωμένα κελιά. • Βήμα 3: Δεν υπάρχουν αυτοτελή ζεύγη. • Βήμα 4: Δεν υπάρχουν οκτάδες. • Βήμα 5: Δεν υπάρχουν τετράδες • Βήμα 6: Τα ζεύγη φαίνονται στο σχήμα • Βήμα 7:
4/22/16 24 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
C D C D C D C D
A B 0 1 0 0 A B 0 1 1 1 A B 0 0 0 1 A B 1 1 0 1
• Βήμα 1: Κατασκευή του πίνακα Karnaugh. • Βήμα 2: Ανεύρεση & περικύκλωση απομονωμένων κελιών με
περιεχόμενο «1» (δηλ. αυτών που δεν γειτνιάζουν με άλλα) • Βήμα 3: Ανεύρεση & περικύκλωση αυτοτελών ζευγών κελιών με
περιεχόμενο «1», δηλαδή ζευγών που περιέχουν ένα τουλάχιστον κελί που γειτνιάζει μόνο με το άλλο.
• Βήμα 4: Ανεύρεση & περικύκλωση οκτάδων κελιών με περιεχόμενο «1», ακόμα και αν κάποια κελιά τους ανήκουν σε προηγουμένως ανευρεθέντα αυτοτελή ζεύγη.
• Βήμα 5: Ανεύρεση & περικύκλωση τετράδων κελιών με περιεχόμενο «1» που περιέχουν ένα ή περισσότερα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 6: Ανεύρεση & περικύκλωση ζευγών κελιών με περιεχόμενο «1» για να περιληφθούν τα κελιά με περιεχόμενο «1» τα οποία δεν έχουν ήδη περικυκλωθεί προηγουμένως. Πρέπει να γίνει προσπάθεια εύρεσης του ελάχιστου αριθμού τέτοιων ομάδων.
• Βήμα 7: Διάζευξη (OR) όλων των όρων που προκύπτουν από τις παραπάνω ομάδες.
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
DBADCBDBCBDAX +++=
Δηλαδή, υπάρχουν δύο περιπτώσεις ισοδυνάμων λύσεων δεδομένου ότι και
οι δύο είναι της ίδιας πολυπλοκότητας.
Απλοποίηση Λογικών Εκφράσεων µέσω Πινάκων Karnaugh
• Οι πίνακες Karnaugh μπορούν να χρησιμοποιηθούν και για απλοποίηση λογικών εκφράσεων μέσω μιας απλής μεθοδολογίας:
1. Αναπτύσσεται η λογική έκφραση έτσι ώστε να πάρουμε την μορφή «αθροίσματος απλών γινομένων» (όπου το άθροισμα αντιστοιχεί σε διαδοχικά OR ενώ το γινόμενο σε διαδοχικά AND).
2. Κατασκευάζουμε τον πίνακα Karnaugh που αντιστοιχεί στον αριθμό μεταβλητών που εμπλέκονται στην λογική έκφραση.
3. Σε κάθε γινόμενο ευρίσκεται το αντίστοιχο κελί του πίνακα Karnaugh και τοποθετείται «1».
4. Στα κελιά που απομένουν τοποθετείται «0». 5. Προχωρούμε στην απλοποίηση σύμφωνα με την
διαδικασία της προηγούμενης παραγράφου.
4/22/16 25 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Απλοποίηση Λογικών Εκφράσεων µέσω Πινάκων Karnaugh: Παράδειγµα
• Να απλοποιηθεί η έκφραση: 1. Αρχικά αναπτύσσουμε την μορφή «αθροίσματος απλών
γινομένων» και παίρνουμε . 2. Στην ανωτέρω έκφραση εμπλέκονται 4 μεταβλητές οπότε θα
έχουμε έναν 4✕4 πίνακα Karnaugh. 3. Σε κάθε όρο της μορφής «αθροίσματος απλών γινομένων» τα
κελιά που αντιστοιχούν και γίνονται «1» είναι:
4. Τα υπόλοιπα κελιά (3,7,11) παίρνουν την τιμή «0». 5. Εφαρμόζοντας τα βήματα 2-‐7 της προηγούμενης παραγράφου
4/22/16 26 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
( )y C ABD D ABC D= + + +
C D C D C D C D
A B 1 1 0 1 A B 1 1 0 1 A B 1 1 0 1 A B 1 1 1 1
1 2 3 4
5 6 7 8
9 10 11 12
13 14 15 16
y ABCD CD ABC D= + + +
1ABCD→ 2,6,10,14CD→
15,16ABC→ 1,5,9,13, 4,8,12,16D→
y C AB D= + +
Συνθήκες Τύπου «Αδιάφορο» • Κατά την σχεδίαση ψηφιακών κυκλωμάτων που σχετίζονται με πρακτικές
εφαρμογές είναι δυνατό ορισμένοι συνδυασμοί εισόδων, κύρια επειδή δεν συμβαίνουν ποτέ, να μην επιθυμούμε να αντιστοιχούν σε κάποια συγκεκριμένη επιθυμητή έξοδο, είναι η έξοδος δηλαδή «αδιάφορη» (“don’t care”).
• Για παράδειγμα, στον παρακάτω πίνακα αληθείας οι συνδυασμοί εισόδων (Α=0, Β=C=1) και (Α=1, Β=C=0) έχουν μη συγκεκριμένη επιθυμητή έξοδο, δηλαδή “x”.
• Στην κατασκευή του πίνακα Karnaugh που αντιστοιχεί είναι προφανές ότι τα αντίστοιχα κελιά θα πάρουν την τιμή “x”.
• Κατά συνέπεια είναι λογικό να θεωρήσουμε τα διάφορα “x” να παίρνουν, κατά περίπτωση, τέτοιες τιμές ώστε να συντελούν στην δημιουργία μεγαλυτέρων ομάδων πράγμα που θα οδηγήσει σε απλούστερα κυκλώματα .
• Δεδομένου ότι δεν υπάρχει συστηματικός τρόπος για να αποφασίσουμε την τιμή των “x” θα πρέπει να στηριχθούμε σε εποπτεία.
4/22/16 27 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Τυπικά Συνδυαστικά Κυκλώµατα • Τα συνδυαστικά κυκλώματα είναι μία κατηγορία ψηφιακών κυκλωμάτων των οποίων οι έξοδοι, κάθε στιγμή, είναι συναρτήσεις των εισόδων τους και μόνον, εκείνη την στιγμή.
4/22/16 28 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
CombinatorialDigital Circuit
x(t) y(t)
y t( ) = f x t( )( )
29
Τυπικά Συνδυαστικά Κυκλώµατα: Διακόπτες Ελέγχου (Control Switches)
• Αν στην έξοδο έχουμε όλο 0 δεν γνωρίζουμε αν είναι αυτά δεδομένα ή απλά δεν διέρχονται δεδομένα δια του διακόπτη.
a11
a22
3a3
4a4
b1
b2
b3
b4
5
6
7
8
GND0
nΓραµµέςΕισόδου
nΓραµµέςΕξόδου
Είσοδος Ελέγχου:1: διέλευση δεδοµένων εισόδου πρός την έξοδο0: αποκοπή δεδοµένων εισόδουπρός την έξοδο
a11
a22
3a3
4a4
b1
b2
b3
b4
5
6
7
8
GND0
Είσοδος Έξοδος
Είσοδος Ελέγχου
Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
30
Τυπικά Συνδυαστικά Κυκλώµατα: Μάσκες (Masks)
• Παρόμοια δράση με αυτή του διακόπτη αλλά επεκτείνεται το δικαίωμα επιλογής σε κάθε γραμμή της εισόδου.
• Παραμένει το μειονέκτημα του ότι αν σε μία γραμμή εξόδου έχουμε 0 δεν γνωρίζουμε αν είναι αυτά δεδομένα ή απλά δεν διέρχονται δεδομένα δια του αντίστοιχου διακόπτη της εν λόγω γραμμής.
a11
a22
3a3
4a4
b2
b3
b4
5
6
7
8
GND0
b1
Είσοδος Έξοδος
Είσοδοι Ελέγχου(µάσκα επιλογής)
Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Τυπικά Συνδυαστικά Κυκλώµατα Πολυπλέκτες (Mulmplexers – MUX) • Συνδυαστικά κυκλώματα με τα οποία
είναι δυνατή κάθε φορά, μέσω n γραμμών επιλογής, η διέλευση μίας εισόδου από τις 2n γραμμές εισόδου.
• Στο σχήμα έχουμε ένας πολυπλέκτη με 3 γραμμές επιλογής (A,B,C), 8 γραμμές εισόδου και την γραμμή εξόδου Ζ και την αντίστροφή της, π.χ. για A=1, B=0, C=1 τότε οπότε διέρχεται η 5η γραμμή δηλ.
• Χρησιμοποιούνται σε βιομηχανικά ηλεκτρονικά κυκλώματα και ιδιαίτερα σε Σ.Α.Ε. που απαιτείται δειγματοληψία για μετρήσεις. Τα συστήματα συλλογής δεδομένων (Data Acquisi�on Systems -‐ DAQ) χρησιμοποιούν MUX στην είσοδό τους για εισαγωγή μετρήσεων (π.χ. πίεση, θερμοκρασία) σε έναν μικροϋπολογιστή ελέγχου.
4/22/16 31 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
D0 , D1,…, D7( )ABC2 2 10101 5= =
Z D= 5
32
Τυπικά Συνδυαστικά Κυκλώµατα: Πολυπλέκτες (Multiplexers)
• Μέσω των n γραμμών ελέγχου είναι δυνατή η επιλογή μίας από τις 2n γραμμές εισόδου έτσι ώστε να διέλθει στην έξοδο D (επίσης διατίθεται και η D ).
S1
S8
D
C1 ENBC3C2
Multiplexer
2n “Γραµµές”ΔεδοµένωνΕισόδου
nΕίσοδοιΕλέγχου
n
n
D
S1
S8
D
C1 ENBC3C2
Multiplexer
4=22“Γραµµές”ΔεδοµένωνΕισόδου
2ΕίσοδοιΕλέγχου
n
n
S1S2
S3
S4
C1 C2
D
D
S1
S8
D
C1 ENBC3C2
Multiplexer
n
n
S0S1
S2
S3
C1 C0
D
D
33
Πολυπλέκτης 4 εισόδων
0 0
1 1
0 0
0
0
0
0
0 0 1 1 S0
S0
S0
A B C
A B C D
A+B+C+D= =A+[B+(C+D)]
G1
G0
G2
G3
A·B·C=A·(B·C)= =(A·B)·C
S1
S8
D
C1 ENBC3C2
Multiplexer
n
n
S0S1
S2
S3
C1 C0
D
D
34
Πολυπλέκτης 4 εισόδων
0
0
0 1
1
0
0
0
0 0 1 1 S2
0 1
S2
S2
G1
G0
G2
G3
Τυπικά Συνδυαστικά Κυκλώµατα • Μία εφαρμογή ελέγχου φαίνεται
στο σχήμα όπου αισθητήρες μετρούν στο δοχείο: – πίεση, – θερμοκρασία, – ύψος υγρού και – εισροή υγρού.
• Ακολουθείται μία πολύ απλή στρατηγική ελέγχου σύμφωνα με την οποία: – όταν 3 από τις 4 μεταβλητές εξόδου
ξεπεράσουν κάποια όρια (έλθουν στην κατάσταση “1”) τότε ενεργοποιείται ο συναγερμός (Ζ=1)
– άλλως είναι ανενεργός (Ζ=0). • Αυτος είναι ένας τρόπος υλοποίησης
των ανωτέρω προδιαγραφών εναλλακτικά, με χρήση έτοιμου εμπορικά διαθέσιμου κυκλώματος.
4/22/16 35 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Τυπικά Συνδυαστικά Κυκλώµατα Αποπολυπλέκτες (Demulmplexers –DEMUX) • Kάνουν ακριβώς το αντίθετο σε σχέση με
τους πολυπλέκτες: δηλ. κάνουν δυνατή την σε κάθε στιγμή, μέσω γραμμών επιλογής, διέλευση μίας και μοναδικής εισόδου σε μία επιλεχθείσα γραμμή εξόδου.
• Στο σχήμα έχουμε έναν αποπολυπλέκτη με n=3 γραμμές επιλογής(A,B,C), 2n =8 γραμμές εξόδου π.χ. για A=1, B=0, C=1 οπότε διέρχεται η είσοδος προς την 5η γραμμή εξόδου δηλ.
4/22/16 36 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
O0 ,O1,…,O7( )ABC2 2 10101 5= =
5 InputO =
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος 37
Τυπικά Συνδυαστικά Κυκλώµατα: Αποκωδικοποιητές (Decoders)
• Σε κάθε συνδυασμό εισόδου ενεργοποιείται μίας από τις 2n γραμμές εξόδου.
2n “Γραµµές”ΔεδοµένωνΕξόδου
n “Γραµµές”ΔεδοµένωνΕισόδου
Decoder
S0
S1
Sn-1
Sn-2
D0
D1
D2n-2
D2n-1
Decoder
S0
S1
D1
D2
D0
D3
38
Τυπικά Συνδυαστικά Κυκλώµατα: Αποκωδικοποιητές (Decoders)
• Σε κάθε συνδυασμό εισόδου ενεργοποιείται μίας από τις 2n γραμμές εξόδου. Decoder
S1
S0
D1
D2
D0
D3
G1
G0
G2
G3
0
1
0 0
0
0 0
0
1
1
1
1 1
0 S1S0=102=210
D2=1
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος
Τυπικά Συνδυαστικά Κυκλώµατα
Αποκωδικοποιητές (Decoders) • Είναι συνδυαστικά κυκλώματα που επιτρέπουν την
μετατροπή ενός δυαδικού αριθμού σε κάποιο άλλο τύπο (format). Έτσι, αν έχουν n εισόδους μπορούν να έχουν μέχρι 2n γραμμές εξόδου και σε κάθε είσοδο να δημιουργείται κάποιο ζητούμενο πρότυπο (pa£ern) εξόδου. Κλασσικό παράδειγμα είναι το ψηφιακό κύκλωμα που οδηγεί τον SSD. Ένα τέτοιο κύκλωμα φαίνεται στο σχήμα.
• Αν θελήσουμε να αναλύσουμε αυτό το κύκλωμα, μπορούμε να κατασκευάσουμε τον πίνακα αληθείας που αντιστοιχεί στις απαιτούμενες ενεργοποιήσεις των φωτοδιόδων.
• Χρησιμοποιώντας την μεθοδολογία της προηγουμένης παραγράφου μπορεί κανείς να βρει τις λογικές συναρτήσεις
4/22/16 39 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
40
Τυπικά Συνδυαστικά Κυκλώµατα: Κωδικοποιητές (Encoders)
• Σε κάθε ενεργοποίηση μίας από τ ι ς 2 n γ ρ α μ μ έ ς ε ι σ ό δ ο υ αντιστοιχίζεται ένας συνδυασμός εξόδων.
• Χρησιμεύει στην κωδικοποίηση τ ω ν χ α ρ α κ τ ή ρ ω ν τ ο υ πληκτρολογίου κατά τον κώδικα ASCIΙ.
Encoder
2n “Γραµµές”ΔεδοµένωνΕισόδου
n “Γραµµές”Εξόδου
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος
Τυπικά Συνδυαστικά Κυκλώµατα
Αθροιστής (Adder) • Ο αθροιστής είναι ένα πολύ
σημαντικό κύκλωμα επειδή μέσω αυτού πραγματοποιούνται όχι μόνο η πρόσθεση αλλά και οι άλλες πράξεις. Το σχήμα δείχνει το IC 7483 που είναι ένας αθροιστής τεσσάρων bit.
4/22/16 41 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
42
Τυπικά Συνδυαστικά Κυκλώµατα: Αθροιστές
• Βασικός μηχανισμός άθροισης. Πράξη μεταξύ 2 bits Α, Β : + Α 1 bit (0 ή 1) B 1 bit (0 ή 1) Half -‐ Adder C S Κρατούμενο Άθροισμα ΗΑ Α Β C S 0 0 0 0 _ _ _ 0 1 0 1 A B S =AB + AB = A ⊕ B 1 0 0 1 A B 1 1 1 0 C = AB
Α
Β
S
C
Λογικό κύκλωμα που υλοποιεί την πρόσθεση 2-‐bit και αποκαλείται Ημιαθροιστής (Half Adder -‐ HA)
τ
τ
τ
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος
• Υλοποίηση: Α+Β, με ΗΑ-‐1: Α Β + c1 s1 • Μετά, μέσω ΗΑ-‐2: s1 . Γ + c2 s2 • Για το c1+c2 δεν είναι αναγκαίος ένας ΗΑ αλλά απλά μια πύλη OR • Το όλο λογικό κύκλωμα λέγεται
αθροιστής (Full Adder -‐ FA). Γ
FA Β Α
43
S2
C1
HA
HA
S1
C2
S
C
Τυπικά Συνδυαστικά Κυκλώµατα: Αθροιστές (συνεχ.)
• Απλή 2-‐μπιτη πρόσθεση : α2 α1 b2 b1 +
• Η πρώτη πρόσθεση που εκτελείται είναι αυτή της δεξιάς στήλης: α1 b1 +
k1 d1 • Το κρατούμενο k1 θα πρέπει να προστεθεί στην αμέσως πιο
αριστερά στήλη, δηλαδή: k1 α2 α1 b2 b1 + d1
• Συμπέρασμα : απαιτείται η πρόσθεση των 3 bit, (k1, a2, b2). Φανερή η ανάγκη κατασκευής λογικού κυκλώματος που θα προσθέτει 3 bit (π.χ. Α,Β,Γ). τ
τ 2τ
τ 3τ
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος
44
• Ο συνολικός χρόνος που χρειάζεται για την πράξη είναι ο χρόνος του υπολοίπου (3n-‐2)τ.
• Επειδή ο χρόνος αυξάνει γραμμικά με το n υπάρχουν άλλοι τύποι αθροιστών που “προβλέπουν” τα κρατούμενα και οδηγούν σε ταχύτερους υπολογισμούς.
S C HA
τ
+2τ τ
+3τ FA1
3τ
+2τ 4τ
+3τ FA2
. 5τ 7τ
.
. FA(n-1)
(2n-1) τ (3n-2) τ
Τυπικά Συνδυαστικά Κυκλώµατα: Αθροιστές (συνεχ.)
• Πρόσθεση 2 -‐ μπ ι των αρ ι θμών α2α1
b2b1 + d3d2d1 • Για την πρόσθεση αριθμών n bit, χρησιμοποιούμε ένα ΗΑ και (n-‐1) FA.
HAFA1
α1
α2
b2 b1
c1 s1s2c2
d1d2d3
Βιοµηχανικά Ηλεκτρονικά - Κ.Ι.Κυριακόπουλος
Ακολουθιακά Κυκλώµατα • Υπενθυμίζουμε ότι τα συνδυαστικά κυκλώματα είναι μία
κατηγορία ψηφιακών κυκλωμάτων των οποίων οι έξοδοι, κάθε στιγμή, είναι συναρτήσεις των εισόδων τους και μόνον, εκείνη την στιγμή.
• Σε μια άλλη κατηγορία ψηφιακών κυκλωμάτων η έξοδος
εξαρτάται όχι μόνο από την τρέχουσα τιμή εισόδου, αλλά και από την προηγούμενη κατάστασή της, δηλαδή
• Αυτά τα κυκλώματα λέγονται ακολουθιακά (sequenmal) και όπως φαίνεται από την παραπάνω σχέση εμπεριέχουν κάποια ιδιότητα “μνήμης”.
4/22/16 45 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
y t( ) = f x t( ), y t −1( )( )
CombinatorialDigital Circuit
x(t) y(t)y t( ) = f x t( )( )
Sequen�al Digital Circuit
x(t) y(t)
Flip-Flop • Το flip-‐flop είναι ένα βασικό στοιχείο της οικογένειας των
ακολουθιακών κυκλωμάτων και κατά συνέπεια είναι εφοδιασμένο με την ικανότητα της “μνήμης”.
• Εχει την δυνατότητα αποθήκευσης μιας κατάστασης (1 ή 0), ενός bit δηλαδή.
• Υπάρχουν πολλές κατηγορίες flip-‐flop, αλλά εμείς θα εξετάσουμε τρία πολύ απλά αλλά και πολύ συχνά χρησιμοποιημένα είδη flip-‐flop, τα : – RS flip-‐flop, – D flip-‐flop, και – JK flip-‐flop.
4/22/16 46 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
'Q Q=
S
R
Q
Q'
S
R
Q'
Q
Flip-Flop: RS • Έχει
– δύο εισόδους, την είσοδο θέσης S (set) και την είσοδο επαναφοράς R (reset), και
– δύο εξόδους, τις Q και Q’, που σε κανονική λειτουργία θα πρέπει να είναι συμπληρωματικές .
• Tα RS flip-‐flop μπορούν να υλοποιηθούν είτε με πύλες NOR είτε με NAND.
• Είναι εύκολο να πιστοποιήσουμε ότι και για τις δύο υλοποιήσεις :
• Θέση : όταν S=1, R=0 τότε Q=1, =0 • Επαναφορά : όταν S=0, R=1 τότε Q=0, =1,
και • Αποθήκευση : όταν S=0, R=0 τότε Q(t+1)=Q(t),
Q’(t+1)=Q’(t)= (t) • Ο συνδυασμός εισόδων S=1, R=1 δεν είναι
επιθυμητός μιας και οδηγεί σε ταυτοποίηση των εξόδων. Αυτή η συμπεριφορά καταγράφεται στον παρακάτω πίνακα αληθείας.
4/22/16 47 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
S R Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 -
Q
QSET
CLR
S
R
'Q Q='Q Q=
Q
1
0
1
0
0
0 1
1
0
′Q =Q
Πρόβληµα (Θέµα 2/2010) • Στο παρακάτω σχήμα, οι έξοδοι Q των δύο (2) RS Flip-‐Flop αντιστοιχούν στα bit b1 και b2 του 2-‐μπιτου αριθμού b2b1. Να σχεδιασθεί και συνδεθεί με τα Flip-‐Flop το κύκλωμα που δίνει το c2(b2b1). b2 b1→b2 b1 1 +
d3 d2 d1
48
S
R
Q
Q
S
R
Q
Q
b2
b1
b2
b1
d2
d1
d3
1
Flip-Flop: D • Είναι ένας τύπος συγχρονιζόμενου flip-‐flop, δηλαδή ενός flip-‐flop όπου οι έξοδοί του δεν αλλάζουν μόνο με αλλαγή της εισόδου D αλλά χρειάζεται ένας ωρολογιακός παλμός (clocking pulse).
• To D flip-‐flop φαίνεται στο σχήμα μαζί με τον πίνακα αληθείας του.
• Προφανώς η πύλη ΝΟΤ χρησιμοποιήθηκε για να εξασφαλίσει ότι οι είσοδοι του RS flip-‐flop θα είναι πάντοτε συμπληρωματικές.
4/22/16 49 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
T D Q(t+1) 0 0 Q(t) 0 1 Q(t) 1 0 0 1 1 1
D
clock T
Q
Q'
Q
QSET
CLR
D
T
′Q =Q
Flip-Flop: JK • Είναι από τους πιο ευρέως χρησιμοποιούμενους
τύπους flip-‐flop. • Ανήκει στην κατηγορία των συγχρονιζομένων
flip-‐flop και το βασικό χαρακτηριστικό του είναι ότι έχει ελεγχόμενη συμπεριφορά σε όλους τους συνδυασμούς των εισόδων JK.
• Η συμπεριφορά του είναι παρόμοια με αυτή του RS με το πρόσθετο επιθυμητό χαρακτηριστικό ότι η είσοδος J=1, K=1 έχει σαν αποτέλεσμα απλή αντιστροφή των εξόδων.
• Υπάρχουν και εξελιγμένοι τύποι αυτού του flip-‐flop στους οποίους οι έξοδοι επηρεάζονται όχι όταν η τιμή του ρολογιού είναι 1, αλλά όταν έχουμε τις μεταβολές του ρολογιού: – θετικά διεγειρόμενο JK flip-‐flop (posi�ve edge-‐
triggered JK flip-‐flop)
– αρνητικά διεγειρόμενο JK flip-‐flop (nega�ve edge-‐triggered JK flip-‐flop)
4/22/16 50 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
J K Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 Q’(t)
J
clock T
Q
Q'K
J
Q
Q
K
SET
CLR
T
J
Q
Q
K
SET
CLR
T′Q =Q
′Q =Q
Q
QSET
CLR
D
Q
QSET
CLR
D
Q
QSET
CLR
D
Q
QSET
CLR
D1
1
1
0
1
1
1
0
I n p
u t
P
a t t
e r
n
O u t p u t P a t t e r n
Clock
Καταχωρητές (Registers)
4/22/16 51 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Παλµός Ρολογιού
0 0 0 0 0 1 1 0 0 0 2 1 1 0 0 3 0 1 1 0 4 1 0 1 1
1Q 2Q 3Q 4Q
• Ο καταχωρητής είναι μία ψηφιακή διάταξη αποθήκευσης bit. • Το σχήμα δείχνει ένα τυπικό καταχωρητή αποθήκευσης με
(posi�ve edge-‐triggered) D flip-‐flop, που αποθηκεύει μία 4-‐μπιτη λέξη. Όταν η είσοδος περιέχει μία λέξη, πχ. 1101, τότε όταν το ρολόι δώσει παλμό (0è1è0, ) αυτή η λέξη εμφανίζεται και στις εξόδους Q, και παραμένει εκεί άθικτη μέχρι την επόμενη θετική διέργεση από το ρολόι .
• Στο καταχωρητή ολίσθησης (shi� register) το πρότυπο των bit που είναι αποθηκευμένα ολισθαίνουν δεξιά. Χρησιμοποιείται σε μια σειρά εφαρμογών όπως αλλαγή δεδομένων από ένα format σε άλλο, έλεγχο αλληλουχίας, κυκλώματα χρονισμού κ.λ.π.
• Αν υποθέσουμε ότι θέλουμε να εισάγουμε σε αυτό τον καταχωρητή την λέξη 1011, δηλαδή στο τέλος να έχουμε τότε σε κάθε αρνητική διέγερση του παλμού ρολογιού εισάγονται ένα-‐ένα τα bits που βρίσκονται εκείνη τη στιγμή στην είσοδο, δηλαδή εισάγουμε την σειρά 1,1,0,1 και σταδιακά οι έξοδοι των flip-‐flop γίνονται………………………………………………………………….......................
• Η εισαγωγή των δεδομένων γίνεται σειριακά ενώ αυτές “διατίθενται” παράλληλα.
J K Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 Q’(t)
Καταχωρητές (Registers)
• Μια μικρή παραλλαγή του καταχωρητή ολίσθησης είναι ο δακτυλιοειδής απαριθμητής (ring counter).
• Όπως φαίνεται στο σχήμα, η έξοδος του τελευταίου flip-‐flop συνδέεται άμεσα με το πρώτο και έτσι η λέξη των bit επανέρχεται κυκλικά, όπως φαίνεται και στον πίνακα.
4/22/16 52 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Παλµοί Ρολογιού
0 1 0 0 1 0 1 0 2 0 0 1 3 1 0 0 4 0 1 0 5 0 0 1
1Q 2Q 3Q
Απαριθµητές (Counters)
4/22/16 53 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory 1 2 3 4 5 6 7 8 9 10 Παλµοί Ρολογιού
1Q
2Q
3Q
4QClock Pulses
0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0
4Q 3Q 2Q 1Q• Οι απαριθμητές είναι ακολουθιακά κυκλώματα που χρησιμοποιούνται για να
μετρήσουν τον αριθμό δυαδικών παλμών που εφαρμόζονται σε αυτόν. • Χρησιμοποιούνται σε βιομηχανικές εφαρμογές καταγραφής αριθμού αντικειμένων
σε μεταφορική ταινία, μέτρησης μήκους παραγομένου υλικού, μέτρησης στροφών στρεφόμενης μηχανής κλπ.
• Οι ψηφιακοί απαριθμητές κατασκευάζονται με flip-‐flop (συνήθως JK), και είναι είτε σειριακοί είτε παράλληλοι. Ο απλούστερος τύπος απαριθμητή είναι ο σειριακός (series) ή ασύγχρονος (asynchronous) απαριθμητής που χρησιμοποιεί την έξοδο του ενός flip-‐flop σαν είσοδο ρολογιού στο επόμενο.
• Διακρίνουμε τους απαριθμητές σε αυξανόμενους (up-‐counters) ή ελαττούμενους (down-‐counters). Οι πρώτοι αυξάνουν την αποθηκευμένη αριθμητική τους τιμή σε κάθε παλμό, εν αντιθέσει με τους δεύτερους. Είναι προφανές ότι για τον 4bit ασύγχρονο αυξανόμενο απαριθμητή του σχήματος αντιστοιχούν 16 καταστάσεις.
• Δεδομένου ότι όλοι οι είσοδοι των flip-‐flop είναι 1, η έξοδός τους θα εναλλάσσεται κάθε φορά που έχουμε αρνητική μετάβαση σε ένα παλμό ρολογιού (λόγω των αρνητικά διεγειρόμενων JK flip-‐flop).
J K Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 Q΄(t)
Δεκαδικοί Απαριθµητές (BCD Counters)
4/22/16 54 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
• Χρήσιμοι στις βιομηχανικές εφαρμογές μιας και είναι κατάλληλοι για οπτική απεικόνιση.
• Στο σχήμα φαίνεται ο ασύγχρονος BCD απαριθμητής τύπου 8421. Η διάταξη αυτή παρέχεται εμπορικά με την μορφή του IC 7490.
• Στο σχήμα φαίνεται ένα κύκλωμα απαρίθμησης που χρησιμοποιείται σε καταμέτρηση αντικειμένων σε μεταφορική ταινία. Ο διακόπτης LS1 παρέχει δρα σαν διεγέρτης σε μία σειρά τεσσάρων IC 7490 στα οποία αντιστοιχεί ένας αποκωδικοποιητής που οδηγεί ένα ψηφιοδείκτη 7 τμημάτων (SSD). Προφανώς ο κύκλος μέτρησης αυτού του συστήματος είναι 0 έως 9999.
• Στο σχήμα φαίνεται η υλοποίηση ενός αυξανόμενου/ελαττούμενου απαριθμητή (δυνατότητα τόσο αυξήσεως όσο και ελαττώσεως ανάλογα με το σήμα διέγερσης).
• Όταν το σήμα ελέγχου μετρήσεως (count control) είναι 1 τότε έχουμε αύξηση, ενώ όταν είναι 0, έχουμε ελάττωση. Οι είσοδοι JK είναι πάντοτε 1 και γι αυτό δεν φαίνονται στο σχήμα.
Πολυδονητές • Tα flip-‐flop μπορούν να οδηγηθούν σε δύο ευσταθείς καταστάσεις (SET-‐RESET) και γι’ αυτό αποκαλούνται και δισταθείς πολυδονητές (bistable mulmvibrators).
• Με βάση αυτή τη λογική, υπάρχουν κυκλώματα: – με μία μόνο ευσταθή κατάσταση που αποκαλούνται μονοσταθείς πολυδονητές (monostable mulmvibrators)
– που δεν έχουν ευσταθείς καταστάσεις, όπου δηλαδή ταλαντώνονται μεταξύ δύο ασταθών καταστάσεων και αποκαλούνται ασταθείς πολυδονητές (astable mulmvibrators).
• Οι δύο τελευταίες κλάσεις κυκλωμάτων χρησιμοποιούνται σε κυκλώματα χρονισμού.
• Τα κυκλώματα χρονισμού έχουν όλο και μεγαλύτερη απήχηση σε βιομηχανικές εφαρμογές λόγω της μεγάλης αξιοπιστίας τους και χαμηλού κόστους των.
4/22/16 55 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
• Πολλά κυκλώματα χρονισμού στηρίζονται στο κλασσικό, γενικής χρήσεως και ευρέως χρησιμοποιούμενο ολοκληρωμένο κύκλωμα (IC), το “555”
• Η τάση τροφοδοσίας διαιρείται μέσω του διαιρέτη τάσης των 3 αντιστάσεων 5kΩ (στο οποίο οφείλει και το όνομά του, 5-‐5-‐5) στις τάσεις αναφοράς των δύο συγκριτών, για τον “1” και για τον “2”.
• Όταν ο ακροδέκτης “trigger” πέσει κάτω από τότε η έξοδος του TE “2” αλλάζει κατάσταση (άνω κορεσμός) που οδηγεί την έξοδο, μέσω του flip-‐flop και του αναστροφέα, στην κατάσταση “high”.
• Όταν ο ακροδέκτης “threshold” ανέβει πάνω από τότε η έξοδος τουTE “1” αλλάζει κατάσταση (άνω κορεσμός) που οδηγεί την έξοδο, μέσω του flip-‐flop και του αναστροφέα, στην κατάσταση “low”.
Χρονιστές
4/22/16 56 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
5 VCCV =
2 3⋅VCCVCC 3
VCC 3
2 3⋅VCC
S R Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 -
Αυτό το φαινόµενο σε ορισµένους πολυδονητές
(τύπου retriggerable) δεν συµβαίνει, δηλαδή µια
διέγερση που λαµβάνει την χρονική στιγµή ti σηµαίνει ότι η έξοδος θα είναι ΟΝ
µέχρι την στιγµή ti+tp ακόµα και όταν η έξοδος είναι ΟΝ την στιγµή ti.
0 1 2 3 4 5 6 7 8 9 (ms)
Μονοσταθείς Πολυδονητές • Είναι κυκλώματα που ανταποκρίνονται σε κάποια διέγερση
(trigger) εισόδου Τ, θέτοντας «άμεσα» την έξοδό τους σε κατάσταση διέγερσης (ΟΝ) επί ένα χρονικό διάστημα ενώ μετά επιστρέφουν στην ευσταθή κατάστασή τους (OFF). Σαν παράδειγμα:
• Η έξοδος: – ανταποκρίνεται επί χρόνο στην διέγερση που λαμβάνει χώρα
τις στιγμές 1 & 5, ενώ – δεν ανταποκρίνεται στην διέγερση που λαμβάνει χώρα τη στιγμή 6
δεδομένου ότι εκείνη την στιγμή είναι ήδη σε διέγερση. • Ο μονοσταθής πολυδονητής του σχήματος βασίζεται στον
“555” και χρησιμοποιείται σε ηλεκτρονικές διατάξεις που απαιτούν μικρό
• Υπάρχουν και άλλα IC πολυδονητών που χρησιμοποιούνται ανάλογα με τις απαιτήσεις μας (π.χ. το SN74121) και στα οποία η τιμή δίδεται από συναρτήσεις τιμών εξωτερικά συνδεδεμένων αντιστάσεων και πυκνωτών. Σε αυτόν του σχήματος ισχύει:
57 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
Τ
ptpt
pt
pt
pt
tp = 1.1⋅RA ⋅C
Ασταθείς Πολυδονητές
4/22/16 58 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
1f T=
( )1
2
0.6930.693
B
A B
t R Ct R R C= ⋅ ⋅
= ⋅ + ⋅ ( )12
1 k6.6
500 pF 1pF 10
A
A B
RR R
C F−
⎧ ≥ Ω⎪⎪
+ ≤ ΜΩ⎨⎪
≥ =⎪⎩
B AR R>> 1 2t t≅
1t 2t1 2T t t= +
Επειδή υπάρχει τυποποίηση των τιμών των αντιστάσεων σε συγκεκριμένες τιμές, οταν απαιτείται συγκεκριμένη (μη τυποποιημένη) τιμή, αυτή μπορεί να επιτευχθεί ικανοποιητικά με διασύνδεση διαθέσιμων αντιστάσεων.
• Είναι κυκλώματα που παρέχουν μια επαναλαμβανόμενη κυματομορφή του τύπου
• Το σχήμα δείχνει έναν 555 με δίκτυο RC που παράγει μία τέτοια κυματομορφή που έχει συχνότητα και χαρακτηριστικά όπου
• Προφανώς αν τότε οπότε μπορεί το κύκλωμα να χρησιμοποιηθεί σαν ρολόι (clock) σε κυκλώματα που απαιτούν χρονισμό.
Άλλοι Τύποι Ρολογιών • Οι πύλες τύπου ΝΟΤ είναι δυνατόν, όταν η διεγείρουσα είσοδός τους είναι σχετικά αργή, να
παρουσιάσουν ανεπιθύμητη αστάθεια (ταλαντώσεις) στην έξοδό τους πριν την μετάβαση στην τελική τους κατάσταση πράγμα που δεν συνάδει με την αναμενόμενη ψηφιακή «συμπεριφορά» τους που τις θέλει να μεταβαίνουν σχεδόν ακαριαία και χωρίς ταλαντώσεις από την μία κατάσταση στην άλλη.
• Ένας αναστροφέας SchmiR-‐Trigger (Schmi�-‐Trigger Inverter) είναι ένα IC τύπου ΝΟΤ το οποίο έχει το χαρακτηριστικό ότι έχει ευσταθή απόκριση ανεξάρτητα από το πόσο αργή είναι η διεγείρουσα είσοδός του. Αυτή η ευσταθής συμπεριφορά τον κάνει κατάλληλο για χρήση σε κυκλώματα ρολογιού τύπου Schmi^-‐Trigger Ταλαντωτή (Schmi£-‐Trigger Oscillator) όπως στο παρακάτω σχήμα όπου ανάλογα με το τύπο IC που χρησιμοποιούμε για τον αναστροφέα Schmi£-‐Trigger έχουμε και τις ανάλογες συναρτήσεις που δίνουν την συχνότητα της κυματομορφής εξόδου.
• Σε εφαρμογές όπου απαιτείται πολύ ακριβής χρονισμός (π.χ. μΥ κλπ) τα παραπάνω κυκλώματα δεν είναι δυνατόν να χρησιμοποιηθούν δεδομένων των μη ακριβώς γνωστών τιμών των στοιχείων R,C ένεκα θερμοκρασίας και γήρανσης των. Σε αυτές τις περιπτώσεις χρησιμοποιούνται ειδικά IC κρυσταλλικών ταλαντωτών (crystal oscillators) που στηρίζονται σε κρυστάλλους χαλαζία των οποίων το μέγεθος και σχήμα καθορίζει με ακρίβεια την συχνότητα ταλάντωσής τους (10 kHz – 80 MHz) ανεξάρτητα από θερμοκρασία και γήρανση.
4/22/16 59 Βιομηχανικά Ηλεκτρονικά -‐ Κ.Ι.Κυριακόπουλος
Control Systems Laboratory
R
+5 V
Vout
100 pFC ≥
0 V
4 V
ΑναστροφέαςSchmitt-Trigger
Τύπος IC του αναστροφέα
Schmitt-Trigger
Συχνότητα Περιορισµοί
7414 0.8/(R⋅C) R ≤ 500 Ω 74LS14 0.8/(R⋅C) R ≤ 2 kΩ 74HC14 1.2/(R⋅C) R ≤ 10 MΩ
≤≤≤