芯片的 3D 封装技术

63

Click here to load reader

description

芯片的 3D 封装技术. F. Ren Department of Chemical Engineering University of Florida Gainesville, FL 32611 [email protected]. 摘 要. 动因 倒装焊 UV 激光钻孔 ICP 导通孔刻蚀 结论. 动 因. AlGaN/GaN HEMTs and MMICs 功率放大器方面的发展 实现晶片导通孔以使低电感接地成为可能. 倒 装 焊. 倒装焊是一种不使用焊线和引线的集成电路互联和封装的方法 倒装的优点 - PowerPoint PPT Presentation

Transcript of 芯片的 3D 封装技术

Page 1: 芯片的 3D 封装技术

芯片的 3D封装技术

F. Ren

Department of Chemical Engineering

University of Florida

Gainesville, FL 32611

[email protected]

Page 2: 芯片的 3D 封装技术

摘 要

• 动因• 倒装焊• UV激光钻孔• ICP导通孔刻蚀• 结论

Page 3: 芯片的 3D 封装技术

• AlGaN/GaN HEMTs and MMICs 功率放大器方面的发展• 实现晶片导通孔以使低电感接地成为可能

动 因

Page 4: 芯片的 3D 封装技术

倒 装 焊• 倒装焊是一种不使用焊线和引线的集成电

路互联和封装的方法• 倒装的优点

– 更高速的互联– 低功率消耗– 小针脚占用少的面板面积– 轻重量封装

• 实现倒装的要求– 需要隆起焊盘支起凹处的 I/O 盘以实现电互联

及模具与衬底的连接

Page 5: 芯片的 3D 封装技术

倒 装 焊

Page 6: 芯片的 3D 封装技术

Sn-Pb 共晶焊焊盘形成过程

Page 7: 芯片的 3D 封装技术

PbSn 焊料块的 SEM 图

• 电镀后的 PbSn 焊料块 (UBM:Ti:W/Cu)• 回流焊后的 PbSn 焊料块 ( 间距: 50um, 直径 25um)• 典型回流焊温度: 250℃

Page 8: 芯片的 3D 封装技术

M-9A 倒装焊机•焊接精确度: ± 0.5 um•低压力(至 9kg )•温度:至 400℃•空气轴承组件•精确平面度控制•上下操作台的 N2 净化•闭路温度•力反馈•动力化的平板•光学系统

隙缝光学系统明场暗场照明

Page 9: 芯片的 3D 封装技术

M-9A 倒装焊机简介

上样品台: 基座和芯片

下样品台:焊料块

Page 10: 芯片的 3D 封装技术

上样品台

下样品台

上升器

Z 向移动限制

X 向移动限制

下操作台概览

Page 11: 芯片的 3D 封装技术

对齐 - 视频信号

样品对齐前 样品经操作杆对齐后

Page 12: 芯片的 3D 封装技术

In-Au 焊接程序

时间 时间

目前过程 改进过程

1 、程序开始: 30sec2 、样品接触并加热: 1min30sec2’ 、样品加压: 200g 至 400g3 、样品焊接: 15min4 、冷却: 7min30sec5 、充气

Page 13: 芯片的 3D 封装技术

混合 MEMS 可调谐滤波器倒装焊图示

Page 14: 芯片的 3D 封装技术

焊料块的喷墨沉积系统

Page 15: 芯片的 3D 封装技术

Ag/Sn 焊料块: 96.5%Sn/3.5%Ag

Page 16: 芯片的 3D 封装技术

金属线喷墨沉积系统

Page 17: 芯片的 3D 封装技术

互联的喷墨沉积系统铜导电体

打印焊料快

沉覆介电层

打印焊料互联

沉覆介电层

Page 18: 芯片的 3D 封装技术

器件制造喷墨系统

Page 19: 芯片的 3D 封装技术

PbSn 合金性质• Pb 提高抗腐蚀性• 降低回流焊温度

– 37:63 Pb:Sn : 183℃ ,纯 Sn:232℃

• 降低表面张力: 470 dyne/cm 37:63: Pb:Sn, 183℃ 550 dyne/cm: 纯 Sn,232℃• 缺点:毒性

Page 20: 芯片的 3D 封装技术

PbSn 合金性质

共晶组分 63Sn/37Pb熔点 183℃

电阻 14.99 μΩ-cm延展性 28-30%

毒性 高世界储量 210000M 磅

费用 $3.75/ 磅

Page 21: 芯片的 3D 封装技术

无 Pb 焊料块发展• 纯 Sn :熔点 232℃• 共晶 Sn:Cu(0.8%) :熔点 227℃• 共晶 Sn:Ag(3.5%) :熔点 221℃• Sn:Ag(3.5%):Cu(0.7%) :熔点 218℃

Page 22: 芯片的 3D 封装技术

AgSn 合金性质

共晶组分 96.5Sn/3.5Ag熔点 221℃

电阻 13.3 μΩ-cm延展性 73%

毒性 低世界储量 530M 磅

费用 $8.04/ 磅

Page 23: 芯片的 3D 封装技术

AgSn 合金性质• 控制 Ag 组分避免熔点剧烈升高

• ∼ 3.5% Ag = 221 °C

• ∼ 10% Ag = 300 °C

Page 24: 芯片的 3D 封装技术

CuSn 合金性质

共晶组分 99.3Sn/0.7Cu熔点 227℃

电阻 11.67 μΩ-cm延展性 30%

毒性 低世界储量 750.000 M 磅

费用 $2.42/ 磅

Page 25: 芯片的 3D 封装技术

CuSn 合金性质• 控制 Cu 组分避免熔点剧烈升高

• ∼ 0.7% Ag = 227 °C

• ∼ 5% Ag = 375 °C

Page 26: 芯片的 3D 封装技术

焊料分解速率 250 ℃ 215℃金 167 67铜 5.3 3.2钯 2.8 0.7镍 0.2 < 0.2

(微英寸 / 秒)

Page 27: 芯片的 3D 封装技术

激光钻孔• 导通孔制备的一种方法• 极高的刻蚀速率: 10s 左右• 选择合适的激光,装置,优化功率,可产

生较小的碎片, 并无干法刻蚀中的掩膜沟道或微掩膜效应

• 激光提供可观的材料适用弹性,并不需要附加的过程

Page 28: 芯片的 3D 封装技术

背面过程中的激光通孔

Page 29: 芯片的 3D 封装技术

激光钻孔的机制

Page 30: 芯片的 3D 封装技术

UV 激光钻孔装置

大面积加工

Page 31: 芯片的 3D 封装技术

UV 激光钻孔的光束轮廓

未整形的准分子激光光束是高斯及平台顶分布,不适合均匀的曝光

Page 32: 芯片的 3D 封装技术

单一装置的多重钻孔

Page 33: 芯片的 3D 封装技术

UV 激光钻孔实例

Page 34: 芯片的 3D 封装技术

UV 激光钻孔实例

Page 35: 芯片的 3D 封装技术

UV 激光钻孔实例末端斜坡

Page 36: 芯片的 3D 封装技术

UV 激光钻孔实例

锁口喷嘴30um出口

集成了液体储存器及通道的喷嘴

Page 37: 芯片的 3D 封装技术

UV 激光钻孔实例

Page 38: 芯片的 3D 封装技术

圆柱形物件的钻孔

Page 39: 芯片的 3D 封装技术

UV 激光钻孔实例

直径: 75+/-2 um零倾斜孔

0.5mm 衬底

Page 40: 芯片的 3D 封装技术

准分子激光成型 vs 基于光刻的成型技术

(a) 激光烧蚀技术 (b) 基于光刻的技术

Page 41: 芯片的 3D 封装技术

UV 激光钻孔实例

Page 42: 芯片的 3D 封装技术

UV 激光钻孔实例

高产率和快划线速率产生的极窄结果

Page 43: 芯片的 3D 封装技术

动 因• 激光钻孔速度快,但串行,产生小颗粒,且对正面金属无选择性

• ICP 刻蚀更适合大面积晶片及大导通孔密度的器件

Page 44: 芯片的 3D 封装技术

目 标• ICP 刻蚀 SiC 通孔的发

展– 刻蚀速率应超过

250nm/min– 刻蚀轮廓应各向同性– 高的掩膜选择比– 微掩膜效应最小化– Au被刻穿前刻蚀须停止

Page 45: 芯片的 3D 封装技术

以前的工作• SiC 晶片总厚度 : ~ 275um• ICP 刻蚀条件:

– SF6 : 50sccm– O2 : 10sccm– 压强: 7mTorr– ICP 功率: 750-950mW– Rf 功率: 100-250mW– 温度: 25℃– 速率: ~0.65um/min

严重的微掩膜

Page 46: 芯片的 3D 封装技术

沟道效应• 7mTorr 下,沟道效应

明显– Au被刻穿的危险增大– 起因:高离子流导致

孔底部的离子堆积• 将压强增至 12mTorr

可消除沟道效应– ICP 功率和离子能量没有作用

– 速率同时降至250nm/min

Page 47: 芯片的 3D 封装技术

提高刻蚀速率• 使用 SF6/O2 刻蚀速率很慢

– 12mTorr 下, 250nm/min– 刻蚀深度及暴露面积增大,

孔直径减小时,刻蚀速率下降

• 目标:– 确定速度限制阶点– 提高刻蚀速率,但不破坏刻

蚀轮廓,避免沟道及微掩膜效应

Page 48: 芯片的 3D 封装技术

提高刻蚀速率:等离子体化学组分

• 加入阳性气体提高正离子流量

• He,Ar 都可以提高速率• 与 He相比, Ar原子更重,

具有较低的电子碰撞电离阈值能

• 够到效应仍然存在,但可以忽略

• 50sccm 的流量最优

Page 49: 芯片的 3D 封装技术

微掩膜效应• 严重问题导致大块

导通孔刻蚀失败– 形成柱状物– 高密度的柱状物导致刻蚀失败

Page 50: 芯片的 3D 封装技术

微掩膜效应:起源• 不挥发性刻蚀产物的再沉积–坚硬的刻蚀掩膜–托盘– 刻蚀腔体:铝夹具

• SiC 中的缺陷–传递–研磨过程产生的颗粒和缺陷

Page 51: 芯片的 3D 封装技术

微掩膜效应: He 和 Ar• 添加 He 和 Ar显著

降低微掩膜数量• 三幅图取自同一晶

Page 52: 芯片的 3D 封装技术

微掩膜效应:预处理• 进一步提高:

– 柱状物高度一致且数量不随刻蚀深度增加而增加

• 表明其是由于近表面缺陷或污染引起• 刻蚀前引入物理溅射处理

Page 53: 芯片的 3D 封装技术

盘状蓝宝石• 研磨前 SiC 晶片安装在

盘状蓝宝石上• 由于工艺过程的困难,

晶片减薄至 100um ,以期望整个背面工艺过程中晶片保留在盘状蓝宝石上– 前面的工作表明,不同

的刻蚀托盘中, Al会产生不可接受的微掩膜效应

Page 54: 芯片的 3D 封装技术

盘状蓝宝石• SF6/O2 导致

通孔彻底失败

• SF6/O2/Ar得到了意想不到的效果!

Page 55: 芯片的 3D 封装技术

盘状蓝宝石• 另外,刻蚀速率有很大提高– 可能由于热导

降低,导致表面在刻蚀时温度较高

–各种气分下,速率提高 ~35%

Page 56: 芯片的 3D 封装技术

Au穿透• 刻蚀过程中可能发

生 Au穿透,导致刻蚀失败–研磨过程中引入的倾斜可能足够大以致于在其他通孔中SiC清除前,有些位置的 GaN 和 Au已经刻穿

Page 57: 芯片的 3D 封装技术

Au穿透: Ni 刻蚀停止层• 低 RF 功率提高选

择比,但– 降低 SIC 刻蚀速率– 等离子体不稳定

• 引入 Ni 刻蚀停止层– 与当前工艺兼容– 选择比: ~50 : 1– 150nm 可以允许

9umSiC 10% 的过刻蚀

Page 58: 芯片的 3D 封装技术

已刻蚀的通孔:停止于 GaN• 5min Ar预处理• SF6/O2/Ar: 50/10/50 750/150W/12mTorr• 刻蚀时间: 360~450min• SiC 刻蚀速率:

0.22~0.30um/min• SiC:GaN 选择比可以接受• 光学上确定结束点:

– GaN 具有彩虹状干涉图样• 初始通孔成品率:对于 1/4 的

2英寸晶片,约 30~40%• 工艺提高后,通孔成品率:对于完整 2英寸晶片, >95%

Page 59: 芯片的 3D 封装技术

已刻蚀的通孔:停止于 Au

• SiC 刻蚀: 750W/100W/12mTorr

• GaN 刻蚀: 350W/25W/3mTorr

Cl2/BCl3GaN 刻蚀速率: 190nm/

min对 Ni 或 Au 选择比: 5:1

• 停止点由无 GaN残留时从光学上确定

Page 60: 芯片的 3D 封装技术

刻蚀进阶

Page 61: 芯片的 3D 封装技术

Ni 刻蚀停止层的去除湿法腐蚀: H2SO4 /H2O2 /H2O (3:1:4)

Page 62: 芯片的 3D 封装技术

成品率数据• 采用优化条件,通过

16轮实验测定成品率– 750W/100W, 5 min Ar 预

处理– 750W/100W SF6 /O2 /Ar

50:10:50 sccm 刻蚀– 成品率 约 100%

• 最初 5 片完整 2英寸光学估测成品率>90%

Page 63: 芯片的 3D 封装技术

结 论• 刻蚀速率提高到 500nm/min, 同时沟道效应

可以控制• 通过 Ar 的预处理及刻蚀中引入 Ar ,可以控

制微掩膜效应• 研磨倾斜及非均一刻蚀已通过 Ni 刻蚀停止

层解决• 在可接受的刻蚀速率下得到 >95% 的薄 SiC

晶片刻蚀成品率