第 3 章 80486 微处理器

本章教学目的及要求    熟悉 80486内部结构

    掌握 80486的寄存器组和微处理器的地址空间

    掌握 80486 的工作模式（实地址模式和保护虚拟地址模式）

    了解 80486的数据线、地址线和控制线

1971 年诞生第一个微处理器 4004

1974 年微处理器 8008 ，叫做“ Mark-8( 马克八号 )”

1974 在 8008 基础上研制出 8080

8086 微处理器，为了增强数学计算能力，开发了 8087 数学协处理器

寄存器组桶形移位器

ALU

整数部件

描述符寄存器/极限 属性PLA

分段部件 分页部件

转移用旁视缓冲区

TLB

高速缓存部件

8KB高速缓存

总线控制器

数据总线收发器

地址总线驱动器

指令译码部件

已译码队列浮点运算部件

浮点寄存器组

指令预取部件

32字节指令队列

ROM控制

A31 A～ 2

BE0 BE～ 1

D31 D～ 0

各种控制信号

/控制 保护部件

3.1  80486 的内部结构 组成部分：总线接口部分、指令预取部分、译码部分、控制部分、运算部分、存储管理部分、高速缓冲部分

3.1.1   基本结构介绍

运算部分：定点运算和浮点运算

存储管理：虚拟存储器（分段和分页）

高速缓冲存储器（ cache ）

控制部分

总线接口部分指令预取部分译码部分

3.1.2   寄存器组1 、基本结构寄存器 程序可见寄存器 在汇编语言程序设计中用到的寄存器，可以由指令来指定。 包括：通用寄存器、指令指针、标志寄存器、段寄存器（ 1） 通用寄存器 EAX--- 累加器 EBX--- 基址寄存器 ECX--- 计数寄存器 EDX--- 数据寄存器 ESP--- 堆栈指针寄存器 EBP--- 基址指针寄存器 EDI--- 目的变址寄存器 ESI--- 源变址寄存器

（ 2 ） 指令指针

EIP--- 指令指针（存放代码段中的偏移地址）

（ 3 ）标志寄存器

EFLAGS--- 标志寄存器（也叫 PSW ）

OF--- 溢出

SF--- 符号

ZF--- 零

CF--- 进位

AF--- 辅助进位

PF--- 奇偶

DF--- 方向（控制标志位）

TF--- 陷阱

IF--- 中断

IOPL---I/O 特权级

NT--- 嵌套任务

RF--- 重启

VM--- 虚 8086 模式位

AC--- 对准检查方式位

VIF--- 虚拟中断标志

ID--- 标识标志

（ 4 ） 段寄存器

CS--- 代码段

DS--- 数据段

SS--- 堆栈段

ES--- 附加段

FS 、 GS 附加段（数据段）

2、系统级寄存器

程序不可见寄存器

指一般应用程序设计中不用而由系统所用的寄存器（不能由用户程序访问而是只能由系统管理的寄存器）。

包括： 4个控制寄存器、 4个系统地址寄存器

（ 1 ）控制寄存器

CR0

CR1 （保留）

CR2

CR3

（ 2 ）系统地址寄存器

GDTR （全局描述符表寄存器）

IDTR （中断描述符表寄存器）

LDTR （局部描述符表寄存器）

TR （任务状态寄存器）

3 、测试与测试寄存器

8 个调试寄存器 5 个测试寄存器

DR7

DR6

DR5

DR4

DR3

DR2

DR1

DR0

31 0

断点 0线性地址

断点 1线性地址

断点 2线性地址

断点 3线性地址

保留

保留

调试状态寄存器

调试状态寄存器

TR7

TR6

TR5

TR4

TR3

31 0

片内 cache测试控制

片内 cache测试数据

片内 cache测试状态

TLB（快表）测试控制

TLB（快表）测试状态

3.1.3  80486 微处理器的地址空间

1 、存储地址空间

80486 的逻辑空间达到 246 字节（ 64TB ）

80486 的主存空间达到 232 字节（ 4GB ）

2 、输入输出（ I/O ）地址空间

I/O 空间达到 216 （ 64K ）个地址组成，与存储地址不重叠。

3.2 80486 的工作模式介绍

3.2.1   实地址模式

1 、存储空间及实地址模式下的编址

实地址模式下存储空间为 220 字节（ 1M ）

物理地址 = 16d × 段地址 + 偏移地址

段地址左移 4 位

2 、保留地址空间

3.2.2   保护虚拟地址模式

1 、保护概念

2 、存储空间

3 、虚拟 86 环境介绍

3级 应用程序

1、2级 系统服务及接口

0级 操作系统核心

3.3 80486 的外部引脚介绍3.3.1   数据线类（ D0~D31 ）

3.3.2   地址线类

（ A2~A3 ， A4~A31 ， BE0# ， BE1# ， BE2# ， BE3# ）

3.3.2     控制线类

1 、时钟（ CLK ）

2 、数据校验位组（ DP0~DP3 ， PCHK# ）

3 、数据线宽度控制组（ BS16# ， BS8# ）

4 、总线周期定义组（ W/R# ， D/C# ， M/IO# ， LOCK# ， PLOCK# ）

5 、总线控制组（ ADS# ， RDY# ）和基本时序

6 、总线仲裁信号组（ HOLD ， HLDA ， BOFF# ， BREQ ）

7 、猝发控制信号（ BRDY# ， BLAST# ）

8 、“地址屏蔽”引脚（ A20M# ）

9 、“系统复位”引脚（ RESET ）

10 、“ cache 使能”引脚（ KEN# ）

本章小结 本章介绍 80486内部结构，详细介绍了 80486的寄存器组和微处理器的地址空间， 80486的数据线、地址线和控制线。重重重重重 80486 的工作模式（实地址模式和保护虚拟地址模式）。

练习： P31  3.5 、 3.6 

THANK YOU VERY MUCH

本章到此结束，谢谢您的光临！