第 3 部分　場效電晶體

第 3 部分　場效電晶體

Chapter 　 7MOSFET

第3部分　場效電晶體　P

第 3 部分　場效電晶體■依照電晶體操作的物理特性，有兩種主要種類的電晶體。它們是場效電晶體 (FETs) ，和雙極性接面電晶體 (BJTs) 。

■有多種型式的場效電晶體，但它們的共同特點是一個跨在閘極 (gate) 結構上的電場會控制其他兩端，源極 (source) 和汲極 (drain) 之間的電流流動。

303


一般性的 FET

圖 III.1 　一般性的場效電晶體，包含一個源極 S 、一個汲極D ，和一個被閘極 G 控制的通道。因這是一般性元件，閘極僅以符號表示，特殊的閘極結構將在後面討論。 (a) 一個 n 通道元件； (b) p 通道 FET 。傳統的電子流方向以虛箭頭表示。 W 是通道寬度， L 是通道長度。

304


圖 III.2 　一個 NFET 的簡單 ( 反相 ) 電路。輸入電壓 VG 控制通道電流 ID 和輸出電壓 VD 。

305


圖 III.3 　一個典型 NFET (a) 和 PFET (b) 的特性，對於五個值。在的虛線隔開了次線性和飽和區。在 NFET ，汲極電壓和汲極電流是正的，而閘極電壓必須高於臨限電壓，才有電流流動。在 PFET ，汲極電壓和汲極電流是負的，而閘極電壓必須小於臨限電壓，才有電流流動。

306

Chapter 7　MOSFET　　P

■ 7.1　簡　介■ 7.2　MOSFETs ( 定性 )■ 7.3　MOSFET ( 定量 )■ 7.4　模型和實驗的比較■ 7.5　結　論


7.1 　簡介■本章，我們討論 MOSFET 的基本原理和其靜態特性。

7.2 　 MOSFETs ( 定性 )■本節說明 MOSFET 通道如何形成和 M

OS 電容的簡要定性描述。

313


■ 7.2.1 　 MOS 電容簡介

圖 7.1 　 MOS 電容器。 (a) 一個 n+-Si/SiO2/p-Si MOS 電容的物理結構； (b) 截面圖； (c) 電中性的能帶圖；(d) 平衡的能帶圖 ( 注意： p 型基板表面靠近氧化層的介面處已經變成弱反轉 ) 。

314


圖 7.1 　 MOS 電容器。 (a) 一個 n+-Si/SiO2/p-Si MOS 電容的物理結構； (b) 截面圖； (c) 電中性的能帶圖；(d) 平衡的能帶圖 ( 注意： p 型基板表面靠近氧化層的介面處已經變成弱反轉 ) 。

314


□為達到平衡，電子流動 ( 經由外部電路 ) 從閘極到半導體基板，使得費米能階對齊，得到的 ( 平衡 ) 能帶圖示於圖 7.1(d) ，我們看到能帶彎曲和產生一個內建電壓。一些電壓降跨在氧化層，一些跨在半導體上面。

□半導體現在靠近表面處有一個空乏區 ── 多數載子被空乏，總內建電壓為

□跨在氧化層上的電壓降為　，跨在 Si 空乏區上的電壓降經常稱為表面電位 ( 亦即， Si 表面相對於中性本體的電壓 ) ，以表示　。

bi ox

1| |G S sV

q (7.1)

ox

s

315


圖 7.2 　圖 7.1 ， n+-Si/SiO2/p-Si 電容的能帶圖和三種偏壓下的電荷分布。(a) 平衡時，電子從 n+ 閘極傳輸到 p-Si 基板，導致一個正閘極和在基板上的負空乏區，聚集情形在 (b) ，一個相對於基板的負電壓外加到閘極上，使得電洞聚集在 Si/SiO2 的介面。一個正 2 V 的步階電壓示於 (c) ，這是外加電壓後的瞬間情形。而隨著時間的增加，空乏區產生的電子會在介面處的位能井被捕捉，直到達到穩態，如 (d) 圖。

316


圖 7.2 　( 續 )

316


圖 7.3 　 (a) MOS 電容的量測電路；

317


圖 7.3 　 (b) 低和高頻， MOS 電容的電容 - 電壓特性。

317


□在中等電壓，一個與電壓有關的空乏區會存在半導體，此時 MOSC 的電容包含兩個電容串聯。

ox s

ox s

C CC

C C

Cs 是半導體空乏區電容且 C < Cox 。

318


■ 7.2.2 　平衡下的 MOSFET ( 定性 )

圖 7.4 　一個 n 通道矽製MOSFET 的結構圖。W 是通道寬度， L 是通道長度， tox 是氧化層厚度。 S, G, D 和 B 的符號分別表示源極、閘極、汲極和基板 ( 本體 ) 。

318


圖 7.5 　 (a) 一個 n 通道 FET 的截面圖； (b) 平衡下的能帶圖。

319


圖 7.6 　通道電荷聚集在靠近氧化層介面的半導體處，這裡的通道電荷由電子組成。

320


圖 7.7 　沿圖 7.4 元件通道的能帶圖

320


■ 7.2.3 　非平衡的 MOSFET ( 定性 )

圖 7.8 　一個特殊 MOSFET 的例子： (a) 源極、基板和汲極連在一起；

321


圖 7.8 　一個特殊 MOSFET 的例子： (b) 沿截面 A-A’ 的能帶圖，在平衡 ( 黑 ) 和偏壓 ( 彩色 ) 下；

321


圖 7.8 　一個特殊 MOSFET 的例子： (c) 對於三個 VGS 值，沿著通道的能帶圖。

321


□臨限電壓是在 Si 表面所誘發出的電子濃度恰等於中性基板的電洞濃度 (N’A) 所須的閘 - 源電壓。

□　 2s f (7.3)

　稱為表面電位 (surface potential) s

322


圖 7.9 　半導體表面的能帶彎曲。在臨限值，表面的費米能階甚高於本質能階 (左邊邊緣 ) ，但在半導體內部，則低於本質能階。

322


圖 7.10 　半導體的能帶圖，對於 (a) 增強型 NFET ； (b) 增強型 PFET ；

323


圖 7.10 　半導體的能帶圖，對於 (c) 空乏型 NFET ； (d) 空乏型 PFET 。

323


圖 7.11 　 MOSFET 的電路符號。 M1 是增強型 NFET ， M2 是空乏型 NFET ， M3可為任一種型式的。 p 通道 MOSFET 以 M4 ( 增強型 ) 、 M5 ( 空乏型 ) ，和 M6 ( 任一型式 ) 來表示。

324


□在通道表面的電子濃度可表為

□表面電位可寫成

/BE kTs Cn N e (7.5)

從這個，我們可以解出位障高度：

ln CB

s

NE kT

n (7.6)

s

1[ ]s g B pE E

q

δp 是費米能階和 Si 的本體 ( 中性 ) 價電帶邊緣間的能量差。

(7.7)

325


圖 7.12 　穿越通道的 NFET 能帶圖。 (a) 沿著通道；

325


圖 7.12 　穿越通道的 NFET 能帶圖。 (b) 汲極與源極間零電壓。

325


例題 7.1 證明方程式 (7.8) 的近似式是成立的。亦即，超過臨限值的額外閘極電壓會降在氧化層上，而不是在半導體上。解：　　考慮圖 7.4 的 n 通道 MOSFET ，令淨基板濃度為 N’A = 1016cm-3 。我們知道臨限發生於當通道表面的電子濃度 ns 等於 N’A 時，因為這時表面的電子濃度與本體電洞濃度相等。　　由方程式 (7.6) ，我們有

19 3

( ) 16 3( )

2.86 10 cmln (0.026 eV) ln

10 cm

7.96 0.207 eV

CB

s

NE kT

n

kT

臨限臨限

326


例題 7.1( 續 ) 在矽MOSFET 中， ns 的最大值約 2 × 1018cm-3 ，這時

19 3

( ) 18 3( )

2.86 10 cmln (0.026 eV) ln

2 10 cm

2.66 0.069 eV

CB

s

NE kT

n

kT

超過臨限值超過臨限值

換句話說，在臨限值和超過臨限值之間，障壁高度 EB 和僅變化約 5.3 kT或 138 meV ( 室溫下 ) 。由方程式 (7.7) ，超過這相同的範圍，表面電位　變化了 Δ EB/q = 0.138V 。

sq

s

326


例題 7.1( 續 )

因此在臨限的能帶彎曲為

現在我們求得表面濃度為 2 × 1018cm-3 的能帶彎曲，它是

( ) 2 2 (0.357) 0.714 Vs f 臨限

( ) 0.714 0.138 0.852 Vs 超過臨限

或約超過臨限值的 20% ，所以超過臨限值時，半導體上的電壓降不會剛好是常數，但變化很慢。因此，超過臨限的表面電位　可近似為常數。s

由方程式 (7.3) ，在臨限值　　　　，因且 Ei － Ef = kT ln(N’A/ni) ，我們有

( ) 2s f 臨限 ( ) /f i fE E q

16

10

10ln 0.026 ln 0.357 V

1.08 10A

fi

NkT

q n

326


圖 7.13 　 (a) 汲極相對於源極的電壓，沿著通道，空乏區寬度會改變，所以通道上任一點的電壓也不一樣；

327


圖 7.13 　 (b) 垂直於閘極，在源極和汲極端的能帶圖。這裡的汲極電壓高於源極，所以延著它的長度，通道“深度”會改變；

327


圖 7.13 　 (c) 相對於源極，沒有電壓加到汲極端，延著通道的能帶圖，和有正電壓加到汲極上。

327


圖 7.14 　一個典型 MOSFET 的 ID – VDS 特性。這個 MOSFET 的臨限電壓為 0.5 V 。

328


圖 7.15 　沿著通道，三個不同 VDS 值的能帶圖。當汲極電壓增加時，因汲極端的斜率增加較快，而源極端幾乎不變，所以電流會飽和，電流受源極端電場限制。

329


7.3 　 MOSFET ( 定量 )

圖 7.16 　一個 NFET ，圖中顯示了縱向和橫向電場。

330


□我們的出發點方程式是

ch ( ) ( )DI WQ y y

( ) ( ) ( )Ly y y %

ch ( ) ( ) ( )D LI WQ y y Y %

chL

dV

dy%

ch ch( ) ( ) ( )DI dy WQ y y dV y

(III.3)

(III.4)

(III.6)

(III.7)

(III.5)

331

E

E

E


■ 7.3.1 　具有固定移動率的長通道 MOSFET 模型通道電荷密度

□當閘極電壓小於臨限值，因為可傳導的電子數目很少，所以導電率很小；為簡化起見，我們近似為：

□單位面積的氧化層電容 (oxide capaci tance per unit area)

ch 0 0D GS TQ I V V 和 (7.9)

oxox

ox

Ct

(7.11)

εox 是氧化層的介電常數 εox = εrε0 ， εr 是介電質的相對介電係數 ( 介電常數 ) 。 SiO

2 的介電係數 εr = 3.9 。

331


□對於 VGS > VT，閘極電壓上的任何改變都會出現在氧化層，因為電容 C = | dQ/dV | ，所以

□令 Qch = Qch(VGS) ，我們有

□當 VDS 不再是零，而是正時，通道與地間電容的底下電極板電壓 Vch 是沿著通道，位置y 的函數；因此，跨在氧化層上的電壓會隨 y而變，且影響 Qch：

ch ch ch ch chox

( ) ( ) ( ) 0GS T GS

GS GS GS T GS T

dQ Q Q V Q V Q VC

dV V V V V V

(7.12)

ch ox ( ) 0GS T DSQ C V V V (7.13)

ch ox ch ch( ) ( ( )) ( )GS T GS TQ y C V V V y V V V y (7.14)

332


圖 7.17 　定義了飽和電流與飽和電壓

333


□因為 ID 在通道的每一個位置都是常數，所以由方程式 (III.3) ，當速率有最大值時，電荷有最小值，最小的 Qch 為

□長通道模型，固定移動率　為了數學上的簡化，在這個模型，我們假設 µ是常數。

□我們積分方程式 (III.7) 的兩邊：

satch min

sat

DIQ

W (7.15)

ch ch

0 0

( ) ( )DSVL

DI dy WQ y y dV (7.16)

333


□

□對於 VDS ≤ (VGS – VT)積分，結果為

ch ch

0 0

ox ch ch

0

[ ( )]

GS

DS

VL

D

V

GS T

I dy W Q dV

W C V V V dV

(7.17)

oxch

0

( ) ( )DSV

D GS T ch DS GS T

WCI V V V dV V V V

L

2ox ( ) ( )

2DS

D GS T DS DS GS T

WC VI V V V V V V

L

或 (7.18)

(7.19)

334


□ID 飽和的 VDSsat 值可取方程式 (7.19) 的偏微分 ∂ ID/∂VDS，並令它為零得到

oxsat0 ( )D

GS T DSDS

VCIV V V

V L

或

sat ( )DS G TV V V

(7.20)

(7.21)

334


圖 7.18 　使用方程式 (7.19) 預測的電流 ( 實線 ) 僅成立到 VDS = VGS – VT 。在這之後，電流飽和 ( 黑虛線 ) ，但方程式 (7.19) 預測到的是一個減少的電流且最後的符號是倒過來 ( 彩色虛線 ) 。

335


□藉由設定積分極限為 VDSsat，我們得到飽和電流的表示式：

□因在這個模型 VDSsat = VGS – VT，我們可以寫成

ox satsat sat2

DSD D GS T DS

WC VI I V V V

L

(7.22)

2 2ox oxsat sat( )

2 2D GS T DS

WC WCI V V V

L L

(7.23)

335


□對於這個模型，我們可使用下面三個方程式去描述 ID – VDS 特性：

2ox

sat( ) ,2DS

D GS T DS DS DS GS T

WC VI V V V V V V V

L

2ox sat oxsat sat ( )

2 2DS

D GS T DS GS T

WC V WCI V V V V V

L L

sat ,DS DS GS TV V V V

sat ( )DS GS TV V V

(7.24)

(7.25)

(7.26)

335


例題 7.2 使用簡單長通道模型，假設移動率為常數，對於一個 NFET ， W/L = 5, tox = 4nm ，試畫出它的 ID-VDS

特性。令通道中，電子的移動率為 500cm2/V． s ，畫出對於 VGS – VT = 1,2,3 和 4 V ，且 VDS 由 0至5 V 。

解：　　由方程式 (7.11) ，我們有14

(ox) 0 7 2oxox 7

ox ox

3.9 (8.85 10 F / cm)8.6 10 F / cm

4 10 cmrC

t t

336


例題 7.2( 續 ) 對於每一個 VGS – VT 值，我們必須求出飽和點，才可以知道要使用方程式 (7.24) 或 (7.25) 。例如，由方程式 (7.26) ，我們有 VGS – VT =1V, VDSsat = VGS – VT = 1V 對於 VDS 在 0 到 1V 之間，那麼，使用方程式 (7.24)

2

ox

27 2 2

23

( )2

(5) (8.6 10 F / cm ) (500 cm / V s) (1)2

2.15 102

DSD GS T DS

DSDS

DSDS

VWI C V V V

L

VV

VV

336


例題 7.2( 續 ) 在 VDS = VDSsat = 1V ， ID 達到它到飽和值 [ 方程式 (7.25)]

72 2ox

sat

(8.6 10 ) (500)( ) (5) (1) 1.07 mA

2 2D GS T

WCI V V

L

相同的步驟可使用到其他的 VGS – VT 值，這個結果在圖 7.19 。虛線表示次線性和飽和區之間的邊界，亦即 VDS = VDSsat = (VGS – VT) 。

336


例題 7.2( 續 )

336


□假如我們有以 y 為函數的 Vch 表示式，那麼可由方程式 (III.6)( E = – dVch/dy) 求 EL。藉由積分方程式 (III.7) 從 0 到 y可求得 Vc

h(y) ，由方程式 (III.7) 和 (7.14) 可得 ch ( )

ox ch ch

0 0

( )

V yy

D GS TI dy WC V V V dV

ox chch

( )( )

2D GS T

WC V yI V V V y

y

2ch

ox

2( ) ( ) ( ) D

GS T GS T

I yV y V V V V

WC

或

解 Vch(y)

(7.27)

(7.28)

(7.29)

337


□電位能 (EC) 和電位有相同的圖形，但符號相反 (dEC/dy = –qdVch/dy) ，這意謂著傳導帶邊緣的圖形為

□將方程式 (7.29) 代入方程式 (7.30) 可得

ch( ) (0) ( )C CE y E qV y (7.30)

2

ox

2( ) (0) ( ) ( ) D

C C GS T GS T

I yE y E q V V V V

WC

(7.31)

337


圖 7.20 　電流飽和的說明： (a) 對於大的 VDS 電壓，沿著通道，傳導帶邊緣在汲極端彎曲得比源極端更多；

338


圖 7.20 　電流飽和的說明： (b) 因縱向電場正比於 EC 的斜率，隨著 VDS 的增加，汲極端的電場變化快速，但源極端不變；

338


圖 7.20 　電流飽和的說明： (c) 當 VDS 增加超過一臨限值，源極端的電場保持固定，所以電流也固定。

338


□電場會正比於 EC 的斜率，在某一點 y 的縱向電場為

□在 y = 0 連結方程式 (III.5) 和 (7.13) ，可得最後結果

(7.32) ch ox

2

ox

1( )

2( )

D

CL

DGS T

IdV dE WC

ydy q dy I y

V VWC

%E

ox ( ) (0)D GS T LI WC V V %E (7.33)

339


□源極端的電場 EL(0) ，會隨 VDS改變，以 y=0代入方程式 (7.32) ：

(7.34)

以方程式 (7.19) 代入 ID ，得

12(0) 1

( ) 2 ( )

DSGS T DS

DSL DS

GS T GS T

VV V V

VV

L V V L V V

%E

(7.35)

ox

ox

(0)( ) ( )

D

DL

GS T GS T

IWC I

V V WC V V

%E

339


例題 7.3 證明對於常數的 µ，在 y=0 估計方桯式 (III.5) 可得方程式 (7.19) ID 的表示式。解：　　重寫方程式 (III.5) ：

ch ( ) ( ) ( )D LI WQ y y y %E

在 y = 0 ，我們有 Vch = 0 ，那麼由方程式 (7.14) ，

　　　　　　。將這些和方程式 (7.35) EL(0)的表示式代入方程式 (III.5) ，可得

ch ox(0) ( )GS TQ C V V

340


例題 7.3( 續 )

ch ox(0) (0) [ ( )] 2( )

DSGS T DS

D L GS T

GS T

VV V V

I W Q W C V V

L V V

%E

消去 (VGS – VT) ，得到

ox

2DS

D GS T DS

W C VI V V V

L

這是方程式 (7.19) 。

340

Chapter 7　MOSFET　　P341

圖 7.21 　三個不同閘極電壓下， n 通道 MOSFET 的實驗 ID – VDS 特性。在“電流飽和”區，電流實際上會隨 VDS 增加，這是因為通道長度調變。這個元件的 tox = 4.7nm , L = 0.27µm , W = 8.6µm 和 VT = 0.3V 。


□圖 7.22 的 (a) 到 (d)顯示了對於所給的 VGS > VT且四個 VDS 值下的通道能量與 y 的函數，圖 7.22(e) 是相對的電流。

□有效通道長度比實際通道小了 ΔL ：

effL L L (7.40)

現在，將方程式 (7.40) 代入方程式 (7.39) ，可得汲極電流

2 2ox ox satsat sat2( ) 2 1 1

DD DS DS

WC WC II V V

L LL LL L

(7.41)

341


□ΔL 是 VDS 的函數。對於小的 ΔL/L

□對於 VDS > VDSsat，通道長度的分數變化正比於 VDS – VDSsat

11

1

LL L

L

sat( )DS DS

LV V

L

(7.42)

λ 是熟知的通道長度調變參數 (channel length modulation parameter) 。對於 VDS > VDSsat

sat sat[1 ( )]D D DS DSI I V V (7.43)

341


圖 7.22 　通道長度調變的定性解釋。 (a) 到 (c) 重覆簡單長通道模型的解釋；在 (d) ，當汲極電壓繼續增加，通道電荷趨近於零 ( 陰影區 ) 的點或 Vch = VGS – VT

的點會沿著通道往源極靠近，通道有效的縮短了； (e) ID – VDS 特性上相對的點，在點 (c) 上，簡單模型預測電流是固定值 ( 虛線 ) 。

342


圖 7.22 　 ( 續 )

　　

342


例題 7.4 求圖 7.21 元件的 SPICE參數 λ 。解：　　由方程式 (7.43) ，對於 VDS > VDSsat

sat sat[1 ( )]D D DS DSI I V V

那麼

sat sat

1 1D

D DS D DS

I L

I V I V

對於這個元件，可得 14

7 2oxox 7

ox

3.9 (8.85 10 F / cm)7.3 10 F / cm

4.7 10 cmC

t

343


例題 7.4( 續 ) 對於 VGS = 2.1V ，由圖 7.21 飽和電壓為 VDSsat ≈ 1.2V 和 IDsat ≈ 5.1mA 。為求斜率，我們外插 ID – V

DS 曲線的直線部分，從 2.5 V 到 0 V ，如圖 7.23 ，可得 5.36 4.9 0.46 mA

2.5 0 2.5 VD

DS

I

V

那麼 11 0.46 mA

0.036 V5.1 mA 2.5 V

相對的歐萊電壓 (VA) 為 28 V 。

343


例題 7.4( 續 )

343


■ 7.3.2 　更實際的長通道模型：電場在移動率上的效應

□當縱向電場 ( 沿著通道 ) 足夠小，使得速度和 EL 成正比，此時載子是在低電場移動率 (low-field modility) µlf。

344


圖 7.24 　橫向電場在移動率上的效應。 (a) 通道中的電子與通道“壁”產生碰撞；

345


圖 7.24 　橫向電場在移動率上的效應。 (b) 能帶圖顯示這個壁是氧化層介面的位能障壁，且半導體空乏區中的障壁是斜的。

345


例題 7.5 求垂直於閘極，一個通道電子在 x 方向傳輸，每兩次碰撞的時間。解：　　考慮一個電子具有超過通道層　　的能量，且假設橫向電場為 105V/m = 107V/cm ，沿 x 方向是常數。考慮一個電子在 Si/SiO2 介面處，t = 0 的時間恰有一次碰撞，這時的動能為，這是它的最大速度，因為當一個電子在穿過通道傳輸時，圖 7.25 它的總能量是固定值，但位能會增加，所以動能 ( 也就是電子速度 ) 會減少。電子的受力為 F = –qET = m*dυ/dt ，且會將電子減速。　　

xt

32 kT

23max2 / 2kT m ＊

345


例題 7.5( 續 )

圖 7.25 　例題 7.5 的幾何圖形，僅考慮電子移動的橫向成份。

346


例題 7.5( 續 ) 我們可以寫成

max

0

0

xt

Tq dt m d

＊%E

且max

xT

mt

q

＊

%E但因為

2max 3

2 2

mkT

＊

υmax 為：

max

3kT

m ＊

346


例題 7.5( 續 ) 所以

kT 以 eV 表示，得到

令 m* 為傳導率有效質量， m* = 0.26m0 ，我們有31

137 19

1 3 0.26 9.11 10 0.0260.34 10 s

10 1.6 10xt

這個值約比本體 Si 中的小 6倍，所以，對於 x 方向的電子，邊壁散射是主要的散射機制。

t

3 (eV)1x

T

m kTt

q

＊

%E

3 3x

T T

m kT m kTt

q qm

＊＊

＊% %E E

346


例題 7.6 例題 7.5 中，求電子兩次碰撞期間的距離　。

解：　　對於常數的 ET, EK(eV) = ETlx

xl

32

7

0.26(eV)3.9 nm

10K

xT

El

%E

這約比本體矽中的平均自由路徑　小 20 nm 。l

347


圖 7.26 　隨著能帶的彎曲，橫向電場 ET 增加，而使得　　和 µlf 降低。l t,

347


圖 7.27 　一個 n 通道 MOSFET ，低電場移動率與 VGS – VT – Vch 的關係。低電場移動率可表成 µlf = µ0[1 – θ(VGS – VT – Vch)] 。


□低電場移動率的實驗結果可表為

□

0lf

ch1 ( )GS TV V V

(7.44)

µ0 是臨限 (Vch = 0) 時，在源極端 (VGS = V

T) 的通道移動率，而 θ 是量測的經驗參數，約在 0.03 到 0.2V-1 ，這與製程參數有關，包含基板濃度，基板偏壓和氧化層厚度。

lf 0 ch[1 ( )]GS TV V V

348


例題 7.7求圖 7.27 元件的 θ 值。

解：　　因為 µlf = µ0[1-θ(VGS – VT – Vch)]，我們可以將此式微分，得到 θ 的公式，使用圖上的點，得到

lf

10 lf

ch 0 ch

1 1 (355 480)0.13 V

( ) ( ) 480 (2 0)GS T GS T

dd

d V V V d V V V

348


□校正方程式 (7.17) 以包含移動率隨 Vch 的變化 [ 方程式 (7.44)] ，這個表示式變成

□方程式 (7.44) 常用底下的近似式

chox 0 ch

ch0 01 ( )

DSVL

GS TD

GS T

V V VI dy WC dV

V V V

得到

ox 02

1 ( )ln

1 ( )GS T DS

D DSGS T

WC V V VI V

L V V

(7.45)

(7.46)

0lf 1 ( )GS TV V

(7.47)

349


□把 µ = µlf 從方程式 (7.46) 的積分移到外面來，這會得到：

ox 0

ox lfsat

[1 ( )] 2

2

DSD GS T DS

GS T

DSGS T DS DS DS

WC VI V V V

L V V

WC VV V V V V

L

(7.48)

ox lf satsat sat sat2

DSD GS T DS DS DS

WC VI V V V V V

L

(7.49)

349


例題 7.8

比較 MOSFET 的 ID – VDS 特性，使用固定移動率模型，再考慮橫向電場。令 W/L = 5, θ= 0.13V-1, tox = 5nm , VT = 1V 且 µ0 = 480cm2/V·s 。

解：我們使用方程式 (7.48) 和 (7.49) ，固定移動率模型中的 µlf = µ0 ，且 µlf = µ0/[1+θ(VGS – VT)] ，包含了 ET 在 µlf 上的效應。

349


例題 7.8( 續 )每單位面積氧化層的電容

低電場移動率與 VGS – VT 有關，對於 VGS – VT = 0V

123 2 7 2ox

ox 9ox

3.9 (8.85 10 )6.9 10 F / m 6.9 10 F / cm

5 10C

t

20lf 0 480 cm / V s

1 0

對於 VGS – VT = 1V

20lf

480425 cm / V s

1 ( ) 1 (0.13) (1)GS TV V

350


例題 7.8( 續 )對於 VGS – VT = 2V



20lf

480380 cm / V s

1 ( ) 1 (0.13) (2)GS TV V

20lf

480345 cm / V s

1 ( ) 1 (0.13) (3)GS TV V

20lf 316 cm / V s

1 (0.13) (4)

350


□對於許多半導體，包含 Si ， FET 通道中的載子速度可以經驗公式表示成

□因為

lf

lf

sat

| || |

| |1

L

L

%%EE

µlf 是低電場移動率 ( 在小 EL 的通道載子移動率 ) ，而 υsat 是通道中的載子飽和速度。

| | | |L %E (7.51)

(7.52) lf

lf

sat

| |1 L

%E

移動率可表示成

350


圖 7.28 　 ID – VDS 特性的比較。使用固定移動率模型 (θ= 0 ，虛線 ) 和考慮橫向電場的效應 ( 實線 ) ，對於 θ= 0.13V-1 ，橫向電場會降低電流。


圖 7.29 　對於 VGS = 1.42V ，通道電子移動率和速度 ( v = µE ) 與縱向電場的關係。


□將方程式 (7.52) 代入方程式 (III.7) ，可變成

□電場可以表示成 | EL | = dVch/dy ，所以代入分母，可得

ch lf ch

lf

sat

| |1

DL

WQ dVI dy

%E(7.53)

ch lf ch

chlf

sat

1D

WQ dVI dy

dV

dy

(7.54)

方程式 (7.54) 的兩邊同乘以分母，重新整理，可得

lfch ch lf ch

sat

DD

II dy dV WQ dV

(7.55)

352

Chapter 7　MOSFET　　P兩邊同時積分，對於次線性區，可得

lfch ch lf ch sat

sat0 0 0

DS DSV VL

D D DS DSI dy I dV W Q dV V V

(7.56)

對於飽和區，可得sat sat

lfsat ch ch lf ch sat

sat0 0 0

DS DSV VL

D D DS DSI dy I dV W Q dV V V

(7.57)

積分，得下結果 lf ch ch

0sat

lf

sat

0

DSV

D DS DSDS

W Q dVI V V

VL

sat

lf ch ch0

sat satlf sat

sat

DSV

D DS DSDS

W Q dVI V V

VL

(7.58)

(7.59)

353


□對於通道電荷 Qch，使用和長通道相同的模型 [ 方程式 (7.14)] ，可得

2ox lf

satlf

sat

( )2DS

D GS T DS DS DSDS

WC VI V V V V V

VL

2ox lf sat

sat sat satlf sat

sat

( )2

DSD GS T DS DS DS

DS

WC VI V V V V V

VL

(7.60)

(7.61)

353


□事實上，把縱向電場 EL 考慮到移動率上會使通道長度比簡單模型長了 µlfVDS / sat ( 或 µlfVDSsat / sat ) 的量；為反應這個效應，方程式 (7. 58) 和 (7.58) 一般可寫成

lf ch ch0

sat

lf

sat

1

DSV

D DS DS

DS

W Q dVI V V

VL

L

sat

lf ch ch0

sat sat

lf sat

sat

1

DSV

D DS DS

DS

W Q dVI V V

VL

L

(7.62)

(7.63)

353


□方程式 (7.63) 分母中括弧的數量表示速度飽和效應在 ID – VDS 特性上的影響，且

satlf

sat

( )

1

DD DS DS

DS

II V V

V

L

速度沒有飽和的模型(7.64)

satsat sat

lf sat

sat

( )

1

DD DS DS

DS

II V V

V

L

速度沒有飽和的模型

(7.65)

354


參　　　　數 n 通道 MOSFET p 通道 MOSFET

　　 ( 低電場移動率 )

　　 ( 載子飽和速度 )

　　 ( 閘極氧化層厚度 )

　　　　 ( 單位面積的氧化層電容 )

7 28.6 10 F / cm7 28.6 10 F / cm

表 7.1　典型 Si MOSFET 的一些參數

oxox

ox

Ct

lf 2500 cm / V s 2200 cm / V s

sat 64 10 cm / s 64 10 cm / s

oxt 4 nm 4 nm

354


例題 7.9求一個 n 通道 Si MOSFET 的 L 值。它的速度飽和效應在汲 - 源電壓 VDS = 2V 時，降低 2 倍的次飽和電流。解：　　由方程式 (7.64) 知，可以令

lf

sat

1 2DSV

L

由表 7.1 ，對於 µlf = 500 cm2/V·s且 sat =4 × 106

cm/s ，求 L ，可得通道長度為 2

6lf6

sat

(500 cm / V s) (2 V)250 10 cm 2.5 m

4 10 cm /sDSV

L

354


例題 7.9( 續 ) 這個通道長度是 1980年代中期的典型技術。現在，我們假設 ( 物理的 ) 通道長度比這個更小，取 L = 0.18 µm ，這是 1990年代末期的典型值，使用長通道模型，可求得電流偏離了。

2lf

6 6sat

( ) (500 cm / V s) (2 V)1 1 13.9

(18 10 cm) (4 10 cm /s)DSD

D

VI

I L

長通道模型

同理，對於最近的值： 0.13 µm 技術，這個比例是 19 。明顯的，在實際 FET 中必須考慮速度飽和效應。

354


□繼續微分 FET 的 ID – VDS 特性，可以重寫方程式 (7.64) 和 (7.65)

ox lf

sat

lf

sat

2

1

DSGS T DS

D DS DS

DS

VWC V V V

I V VV

LL

(7.66)

satox lf sat

sat sat

lf sat

sat

2

1

DSGS T DS

D DS DS

DS

VWC V V V

I V VV

LL

(7.67)

355


□令方程式 (7.66) 的 ∂ ID/∂VDS = 0 ： 1/ 2

sat lfsat

lf sat

2 ( )1 1GS T

DS

V VV L

L

將方程式 (7.68) 代入方程式 (7.67) 可求出 IDsat ，我們得到

sat ox sat sat( )D GS T DSI WC V V V

(7.68)

(7.69)

前面我們指出，當考慮速度飽和時，飽和電壓不再等於 VGS – VT 。當通道長度變短時，由方程式 (7.68) ，飽和電壓 VDSsat 也會減少。

355


■ 7.3.3 　串聯電阻 □FET 的總電阻 Rtot 為

□低於飽和之下，方程式 (7.66) 變成

tot chDS

S DD

VR R R R

I (7.70)

RS 是源極接觸到源極端的電阻， Rch 是通道電阻， RD 是從通道汲極端到汲極接觸的電阻。

ox lf

lf

sat

( )( ) [ ( )]

2

[ ( )]1

DS D S DGS D S T DS D S D

D

DS D S D

V I R RWC V I R V V I R R

IV I R R

LL

satDS DSV V (7.71)

357


圖 7.33 　表示通道電阻 Rch 、源極電阻 RS ，和汲極電阻 RD 的一個 NMOS 圖示。

358


□因為 MOSFET 的對稱性，串聯電阻幾乎相等，所以 RS ≈ RD，且方程式 (7.71) 變成

ox lf

sat

lf

sat

( 2 )2

( 2 )1

DSGS T DS D S

D DS DS

DS D S

VWC V V V I R

I V VV I R

LL

(7.72)

在飽和區，方程式 (7.67) 可由相同的方法，得到

satox lf sat sat

sat sat

lf sat sat

sat

( 2 )2

( 2 )1

DSGS T DS D S

D DS DS

DS D S

VWC V V V I R

I V VV I R

LL

(7.73)

358


7.4 　模型和實驗的比較

圖 7.34 　簡單長通道模型，包含速度飽和模型，同時包含速度飽和與串聯電阻 RS 和 RD 模型，和實際的量測圖之間的比較。這是 NFET 元件， L = 0.25µm , W = 9.9 µm 和 VT = 0.3V ，閘 - 源電壓為 1.8 V 。

359

第 3 部分　場效電晶體

Documents

Transcript of 第 3 部分　場效電晶體

第 3 部分 場效電晶體

Documents

Transcript of 第 3 部分 場效電晶體

第 3 部分　場效電晶體

Transcript of 第 3 部分　場效電晶體