Fakultet elektrotehnike i računarstvaZavod za elektroniku, mikroelektroniku,

računalne i inteligentne sustave

Mikroelektronički sklopoviMikroelektronički sklopovi

Željko Butković

Sekvencijski CMOS logički sklopovi

Sekvencijski CMOS logički sklopovi

Sekvencijski CMOS logički sklopovi 2

Sekvencijski sklopoviSekvencijski sklopovi

Sekvencijski logički sklopovi – posjeduju svojstvo pamćenja.

Memorijska svojstva ostvaruju se na dva načina:

pozitivnom povratnom vezom (statički sklopovi),

skladištenjem naboja (dinamički sklopovi).

Sekvencijski CMOS logički sklopovi 3

Statički sekvencijski sklopoviStatički sekvencijski sklopovi

Radne točke:

A i B - stabilna stanja,

C - nestabilno (metastabilno)

stanje.

Prema načinu okidanja – SR, JK, T, D bistabili.

Sekvencijski CMOS logički sklopovi 4

Statički asinkroni SR-bistabilStatički asinkroni SR-bistabil

Sekvencijski CMOS logički sklopovi 5

Statički upravljani (sinkroni) SR-bistabilStatički upravljani (sinkroni) SR-bistabil

– impulsi takta

Sekvencijski CMOS logički sklopovi 6

Ispravnost rada sinkronog SR-bistabilaIspravnost rada sinkronog SR-bistabila

Promjena izlaznog napona s dimenzijama serijskih tranzistora T5 i T6.

Sekvencijski CMOS logički sklopovi 7

Vremenski odziv sinkronog SR-bistabilaVremenski odziv sinkronog SR-bistabila

Sekvencijski CMOS logički sklopovi 8

Bistabil temeljen na multipleksoruBistabil temeljen na multipleksoru

s prijenosnim CMOS sklopovima

Ispravnost rada ne ovisi o dimenzijama tranzistora.

Uz = 1 - bistabil je transparentan.

Uz = 0 - bistabil je u stanju čekanja.

s prijenosnim tranzistorima

Sekvencijski CMOS logički sklopovi 9

Jednostavni bistabili (engl. latch) Jednostavni bistabili (engl. latch)

Upravljani su s visokom ili niskom razinom impulsa takta.

Problem utrke kod jednostavnog bistabila

Sekvencijski CMOS logički sklopovi 10

Bridom okidani bistabili (engl. flip‑flop)Bridom okidani bistabili (engl. flip‑flop)

Karakteristična vremena: vrijeme postavljanja ts

(engl. set‑up time)

vrijeme držanja th

(engl. hold time)

vrijeme kašnjenja

bistabila tdB (engl.

delay time)

Minimalna perioda impulsa takta sekvencijskog logičkog sklopa:

sdLdB tttT

Sekvencijski CMOS logički sklopovi 11

Dvostruki D-bistabil Dvostruki D-bistabil

Sastoji se od dva jednostavna bistabila: glavnog (engl. master) i pomoćnog (engl. slave).

Procjena vremena:

dTdIs ttt 3

0ht

dIdTdB ttt

Sekvencijski CMOS logički sklopovi 12

SPICE analiza vremena postavljanjaSPICE analiza vremena postavljanja

ps 122 Dtt ps 123 Dtt

Sekvencijski CMOS logički sklopovi 13

SPICE analiza vremena kašnjenjaSPICE analiza vremena kašnjenja

Impuls takta u mijenja se 200 ps nakon promjene ulaznog napona uD.

Vremena kašnjenja su tdBNV 103 ps i tdBVN 126 ps.

Sekvencijski CMOS logički sklopovi 14

Neidealni impulsi takta Neidealni impulsi takta

Zbog različitih dužina prospojnih linija i njihovih parazitnih kapaciteta dolazi do pomaka impulsa takta (engl. clock skew). Rezultat je preklapanja impulsa takta i .

Primjer: uz preklapanje

oba bistabila su transparentna

ulazi invertora I1 i I3 istovremeno su upravljani s izlazima T1 i I2, odnosno T3 i I4, te su naponi u tim točkama nedefinirani.

1

Sekvencijski CMOS logički sklopovi 15

Dvofazni impulsi takta Dvofazni impulsi takta

Rješenje problema preklapanja impulsa takta: korištenje dva nepreklapajuća impulsa takta (dvofazni impulsi) 1 i 2.

Uz 1 2 0 svi su prijenosni tranzistori isključeni – svojstva dinamičkog sklopa. Ovisno o logičkim razinama impulsa takta bistabil radi kao statički i dinamički sklop - pseudostatički bistabil.

Sekvencijski CMOS logički sklopovi 16

Dinamički sekvencijski sklopovi Dinamički sekvencijski sklopovi

Dinamički sekvencijski sklopovi - jednostavniji su od statičkih.

Rad im temelji na skladištenju naboja - memoriranje podataka je vremenski ograničeno (trajanje reda veličine milisekundi).

Prvenstveno se koriste u sinkroniziranim strukturama koje su stalno upravljane s impulsima takta.

Primjer:Primjer: dvostruki dinamički D‑bistabil s prijenosnim sklopovima.

Sekvencijski CMOS logički sklopovi 17

Taktni CMOS bistabil Taktni CMOS bistabil

Taktni CMOS bistabil (engl. clocked CMOS – C2MOS) - dinamički bistabil neosjetljiv na preklapanje impulsa takta i .

Sekvencijski CMOS logički sklopovi 18

Pravi jednofazni taktni bistabil Pravi jednofazni taktni bistabil

Jednofazni taktni bistabil (engl. true single‑phase clocked ragistar – TSPCR). - koristi samo impuls takta , ali ne i njegov koplement .

pozitivni bistabil negativni bistabil

Dvostruki bistabil realizira se serijskim spajanjem pozitivnog i negativnog bistabila.

Sekvencijski CMOS logički sklopovi 19

Uključenje logičke funkcijeUključenje logičke funkcije

U strukturu TSPC bistabila može se ugraditi logička funkcija.