Post on 15-Sep-2018
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 1
PSOC Les blocs logiques configurables UDB
Universal Digital Blocks
Initiation à la logique programmable des UDB
du PSoC
1 Introduction à la logique programmable ............................................................................. 2
2 La logique programmable dans les PSoC ............................................................................ 5
3 Description d’un UDB ................................................................................................... 6
4 Implantation d’une équation logique dans un PLD de type PAL16H4 (le plus simple des PAL et
CPLD) ............................................................................................................................. 8
5 Exercices d’implantation ............................................................................................... 11 5.1 Exemple n° 1 : ........................................................................................................................................ 11 5.2 Exemple n° 2 : ........................................................................................................................................ 12
6 Description de la Macrocellule de l’UDB .......................................................................... 13
7 Le bloc Datapath ......................................................................................................... 14
PSoC5-LP.pdf 446 pages
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 2
1 Introduction à la logique programmable
Synthèse d'un schéma logique
complexe :
Du schéma
Vers le PAL
DECODAGE AVEC DES BOITIERS
DE LOGIQUE COMBINATOIRE
74HC139
74HC139
74HC32
74HC08
74HC04
P22V10
DECODAGE AVEC UN UNIQUE
BOITIER DE LOGIQUE
PROGRAMMABLE
0
1
2
3
4
1
2
G4
DEMUX
& P32
DA
DRAM
11
0
1
2
3
4
1
2
G4
DEMUX
BA0
BA1
DS
1BA8
BA9
1BA11
BA12
BA10
SBA
SSA
PHMOT
ALARM
DS
AS
0
1
2
3
4
1
2
G4
DEMUX
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 3
Réflexion sur le
problème posé
Bilan des entrées
et sorties
Ecriture des
équations
Traduction dans
le langage de
description
Compilation
Simulation
Programmation
du composant
VHDL
VERILOG
OK
Projet
Composant
OK
Principe de la synthèse
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 4
Un seul composant
=> contient de multiples
équations logiques
=> remplace plusieurs
composants traditionnels
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 5
2 La logique programmable dans les PSoC
Universal Digital Blocks
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 6
3 Description d’un UDB
For optimal flexibility, each UDB contains several components:
o ALU-based 8-bit datapath (DP) with an 8-word instruction store and multiple
registers and FIFOs
o Two PLDs, each with 12 inputs, eight product terms and four macrocell outputs
o Control and status modules
o Clock and reset modules
PSoC 5LP contains an array of up to 24 UDBs
Flexible routing through the UDB array
Portions of UDBs can be shared or chained to enable larger functions
Flexible implementations of multiple digital functions, including
o timers,
o counters,
o PWM (with dead band generator),
o UART,
o I2C,
o SPI,
o and CRC generation/checking
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 7
Structure d’un Programmable Logic Device
PT : Product Term
T : True
C : Complement
IN : Input
MC : Macrocell
OUT : Output
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 8
4 Implantation d’une équation logique dans un PLD de
type PAL16H4 (le plus simple des PAL et CPLD)
F = b.c.d + e.f.d + a.g
Forme générale d'une équation
logique :
e1
e2
en
p1 pk
s1
sj
Matrice
ET
Matrice
OU
Somme de produits
Structure générale d'un Pal :
Somme de produits
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 9
Structure générale d'un Pal :
Matrice ET
Bilan :
=> nombre d'entrées
=> nombre de sorties
=> nombre de termes porduits/sortie
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 10
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 11
5 Exercices d’implantation
5.1 Exemple n° 1 :
F = b.c.d G = b+c.d
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 12
5.2 Exemple n° 2 :
F = b.c.d + a.d
G = b.c+b.c
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 13
6 Description de la Macrocellule de l’UDB La macrocellule implante l’équation soit en logique combinatoire soit en logique séquentielle, dans ce dernier cas une bascule D est utilisée pour mémorisée un résultat sur un bit. La génération de schéma de logique séquentielle est possible, comptage, mémoires, machines d’états ...
Sum
Clk
Reset
Inv
P.G Vaucanson 13 décembre 2013
PSoC_UDB_quesaco.docx Page 14
7 Le bloc Datapath