Programlanabilir Mantık

Tümdevreleri Tasarımı

Ümit Göğüsgeren

Herşey bir toz bulutu idi. Döne döne soğudu, yoğunlaştı.

Elementler oluştu.

3

Yarıiletkenler

Metaller: Elektrik akımını iletirler

Yalıtkanlar: Elektrik akımını iletmezler

YARIİLETKENLER

Ayrık Elemanlar (Discrete)Diyot

Tranzistor

Tristör

FET

UJT

Güç elektroniği ve OptoElektronik

Tümleşik Devreler (IC)Birden fazla tranzistor

Tek bir yarıiletken üzerinde

Karmaşık devreler

Pentium 10 Milyon Tranzistor üstü

TÜMDEVRELER (Integrated Circuits)

Analog Tümdevreler

- Geniş bir gerilim bölgesinde çalışırlar- Kontrolu sayısal devrelere göre zordur- Gürültü üretir ve kapabilirler

Sayısal Tümdevreler

-Yalnız 2 seviye vardır 0 veya 1- Kolay bilgi işleme ve depolama- Gürültüye dayanıklı

1

0

Sayısal Tümdevreler (Digital ICs)

Mantık Tümdevreleri

- Sayısal mantık işlemlerini gerçekler

- Paralel çalışan devreler

Bellekler

- Sayısal bilgiyi depolayan tümdevreler

- DRAM

- SRAM

- FLASH

- EPROM

Mikro İşlemciler

-Program akış mantığına göre çalışırlar

- uP , uC , DSP

Sayısal Mantık Tümdevreleri (Digital Logic ICs)

Standart Ürünler (Standard Products)

-Fonksiyonları tanımlı

-Katalog ürünleri

-74xxx , CD4000

-TTL , CMOS

Uygulamaya Özgü Standart Ürünler (ASSP)

- Kaydedicileri programla

- DVB tümdevreleri

- MP3 , MPEG tümdevreleri

Uygulamaya Özgü Tümdevreler (ASIC)

-Sadece tek bir ürün için özel tasarım

-Fabrikadan yarı-mamül veya tam mamül olarak çıkar

UYGULAMAYA ÖZGÜ TÜMDEVRELER (APPLICATION SPECIFIC INTEGRATED CIRCUITS)

Programlanabilir Mantık Ürünler (PLDs)-Yarı işlenmiş ürün

-Tasarımcının / Üreticinin prog.

-Kolay prototip geliştirme

-Ön maliyet (NRE) gerekmez

Özel Tümdevreler (Custom ICs)

-Tam bitmiş ürün (tak çalıştır)

-Tasarımcının ön çalışması

-Birdefaya özgü bedel (NRE)

-Uzun üretim süreci

-Kapı Dizileri (Gate Arrays)

-Standard Cells

-Tam Özel (Full Custom)

Programlanabilir Mantık Ürünler (Programmable Logic Devices)

Basit PLDler-70 lerde ROM lojik

-Çarpımların Toplamı

-Programlanabilir bağlantı noktası

-PROM

-PLA

-PAL

Karmaşık PLDler (CPLD)-80 sonları EPROM

-Birden fazla PAL bloğu

-Esnek Anahtarlama matrisi

-Makro hücre

-Öngörülebilir zamanlama

-FLASH teknolojisi

Programlanabilir Kapı Dizileri (FPGA)-Kapı dizisi yapısında

-Programlanabilir arabağlantılar

-Esnek Giriş/Çıkış blokları

-Programlanabilir Lojik Hücreler

-Lojik fonksiyona bağlı zamanlama

PLD TeknolojileriUçuculuk Tekrar-Programlama

1 - Sigorta Kalıcı Yok

2 - EPROM Kalıcı UV ışıkla silinip

3 - EEPROM/FLASH Kalıcı Elektriksel silinip

4 - Ters - Sigorta (Antifuse)Kalıcı Yok

5 - SRAM Uçucu Dış bellekten yükleme

Sigorta Teknolojisi

Ters - Sigorta (Antifuse) Teknolojisi

Önce Sonra

EPROM Teknolojisi

LUT Temelli FPGA’in Lojik birimi

Çoklayıcı Temelli FPGA’in Lojik birimi

Lojik Hücre (Logic Cell) Yapısı Slice Yapısı

Xilinx CLB Yapısı

Xilinx Block RAM

Xilinx MAC Yapısı

Xilinx Embeded Hard uP Yapısı

Şematik Tasarım Giriş Yöntemi

Tasarımcıya, devreyi grafik olarak tanımlamasına olanak sağlar.

Ortalama herbir sayfada 200 kapıyer alır

50 sayfa şema !

200 kapı/sayfa X 50 sayfa = 10,000 eşdeğer kapılık tasarım

Gerçek Bir Tasarımdan Örnek

Hardware Description Language (HDL)VHDL (VHSIC High-Level Design Language)

Verilog HDL

Alternatif Tasarım Giriş Yöntemi

16 x 16 Çarpma Devresi

30 sayfayı 3 kere kopyala ve 90 sayfada düzeltme: 4 saat

15 yerine 31,31 terine 63: 4 saniye

VEYA

entity MULT isport(A,B:in std_logic(15 downto 0); Y:out std_logic(31 downto 0));end MULT;

architecture BEHAVE of MULT isbegin Y <= A * B;end BEHAVE;

31

63

32 x 32 Çarpma Devresine Çevirme

A 0 1 1 0 0 0B 0 0 1 1 1 0 C 0 0 0 1 1 0D 0 0 1 0 1 0

Giriş Test Vektörleri

Devreye giren işaretlerin akışı

Q 0 0 1 1 0 0 R 0 1 1 1 1 0S 0 0 0 0 1 1

Çıkış Test Vektörleri

Devrenin simülatör çıkışı

Simülatör

D Q

>

D Q

>

AB

C

D

Q

R

S

Simüle edilen devre

netlist

Simülasyon Aşaması

Yerleştirme ve Bağlama Aşaması

DownloadCable

Target Deviceon PCB

Download

Program

Programmer

TargetDevice

Yükleme / Programlama Aşaması