Post on 24-Aug-2020
1
マルチビット型パイプライン型ADCの検討
東京工業大学 大学院 理工学研究科
電子物理工学専攻 松澤研究室
○遠藤 洋輝、宮原 正也、松澤 昭
H18 7/27
2
背景
・8~14bitの分解能ではパイプライン型ADCが主力・高画質化に伴い12bit以上のADCが必要だが、速度・消費電力とも不十分→同程度の速度で消費電力が1、2桁大きい
1
10
100
1000
10000
1 10 100 1000
Conversion Frequency[MHz]
Pow
er[
mW
]
10bit12bit14bit
12bit
10bit
パイプライン型ADCの変換周波数と消費電力
3
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
4
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
5
パイプライン型ADCの構成
Output Register
inputS/H
Stage1
Stagei
StageN
・・・ ・・・
k bits k’’ bitsk’ bits
Dout
6
+
-Vdac
Cs
Cf
Vin
comp
+
-Vdac
γCs
γCf
comp
パイプライン動作
増幅フェーズ
サンプリングフェーズ
サンプリングフェーズ
次段では容量値を利得の逆数でスケーリング
M21
=γ
7
帰還係数βと負荷容量CL
次段の帰還容量
・帰還係数βはフィードバック系でオペアンプ出力から入力に帰還される量・負荷容量は主にサンプリング時のCsとCf(CpiとCpoはオペアンプ入出力の寄生容量)
出力から入力に帰還される量
pifs
f
CCCC
++=β
初段 2段目
L
mclosed C
gGBWπβ
2_ =( ) ( )piSf
piSfSfpoL CCC
CCCCCCC
++
++++= γ
8
シングルビット構成
・1段で1bit分のデジタル出力・ステージのゲインは2倍
・デジタルに出力された分をアナログ領域で減算
サンプリング時
増幅時
入出力トランスファーカーブ
D=0 D=1
Vout
Vref
-Vref
VrefVin
9
マルチビット構成
3bit
ゲイン:8ゲイン:2
1b 1b1b
・マルチビット構成 では1段でMビット分の変換を行う。
ゲイン:2 ゲイン:2
10
回路
+Vref
-VrefVCM
Vin VoutCs3
Cs2
Cf
Cs1
OPamp
+
-
2ビット構成時の単位変換回路
・シングルビット構成と比較(Mビット構成の場合)
構造的な変化・容量の数が2M個・stageの数がM-1個減少
※トータルのサンプリング容量
CCCC Msft 2=Σ+=
11
変換速度
stagepifs
f
GCCCC 1
≅++
=β
帯域幅
ゲイン
1/β1
1/β2
利得を上げると帯域が減少
1次の系のオペアンプの応答
L
mclosed C
gGBWπβ
2=
・帰還係数βが減少 → GBWが低下・負荷容量が減少 → GBWが向上
減少
減少
13
+−≤
MNGBWf closed
s
・変換周波数はGBWに比例
・セットリング時間の緩和
12
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
13
⎥⎦
⎤⎢⎣
⎡+= +−+
CC
dBG piMNN 11 22log20)(
オペアンプ必要利得
( )[ ]
out
io
f
pifs
DACsinfsf
out
vv
CCCC
vCvCCC
v++
−
−+=
1
1
1/β 1/G
1211
+−≤−≈ MNerror GG
β
1/4LSBを算定基準とすると
ゲインエラー
帰還係数は減少するが後段の誤差が緩和される影響により、オペアンプの必要利得は同程度
※14bit構成で初段が3bit出力→92dB
初段ビット数 1bit 2bit 3bit 4bit 5bit
オープンループ必要利得(dB)
6N+10 6N+9 6N+8 6N+7 6N+6
初段ビット数
全体の分解能
::
MADCN
14
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
15
容量値の決定
容量値Cs,Cfが
大きい場合
変換精度 ・・・ 高い速度 ・・・ 低下消費電力 ・・・ 増加占有面積 ・・・ 増加
これらの要素を考慮した最適な容量値Cs,Cfの決定が重要
仕様を満たす範囲で最小な容量値を用いればよい。
変換精度に影響を与える1.ミスマッチ精度2.ノイズ
a)オペアンプノイズb)スイッチのオン抵抗ノイズ
を考慮したCs,Cfの設計
16
容量ミスマッチ(DNL)
( )
Ck
CC
VV
CC
MNref
refM
M
=Δ
≤Δ
−−
= +− 1212
121δ
DNLが1/4LSB以下となるように容量値を設定
0
128
256
384
512
640
768
896
1024
0 0.2 0.4 0.6 0.8 1
INPUT[V]
OU
TP
UT C
OD
E
初段1.5bit構成時に容量ミスマッチがある場合
理想特性
実際
※k:プロセスで決まる定数
MNt kC −+×≥ 222 2
同じDNL精度ならば
より小さな容量値が使える
δ
17
DNL改善の定性的な説明
傾きが増大
間隔が狭まる
同程度
結局、数段分の誤差が緩和される効果によりDNLが改善する。
誤差大
誤差小
vin
+vref
+vref
-vref
-vref
vout
冗長構成時のトランスファーカーブ
18
ミスマッチにより決まる容量値
0.001
0.01
0.1
1
10
100
1000
10000
0 1 2 3 4 5 6初段ビット構成
サン
プリ
ング
容量
[pF]
8bit
10bit
16bit
14bit
12bit
DNLがマルチビットほど改善し、ミスマッチで決まる容量値
(トータルのサンプリング容量)が小さくできる。
19
容量ミスマッチによるINL誤差
0
10
20
30
40
50
60
70
80
90
100
0.05 0.15 0.25 0.35 0.45 0.55 0.65 0.75 0.85 0.95 1.05INL誤差[LSB]
累積
度数
[%] 2bit
3bit4bit
12ビット構成時のINL誤差
累積度数が80%以上の領域ではほぼ同じ曲線
INL変換精度にはほぼ影響なし ※ノイズにより決まる容量値を採用
20
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
21
Lnop C
kTvβγ342 ⋅
=∴
オペアンプノイズ
Lm
nnop sCg
iv+
=β
( ) ( )22
22 /
Lm
nnop Cg
iHzvωβ +
=
mkTgin
⋅= γ3162
( ) ( )∫∞
+=
0 22
22 df
Cgiv
Lm
nnop ωβ
stageのノイズ等価回路過剰ノイズ係数γ
ノイズ電流源
オペアンプの出力抵抗
ンスのトランスコンダクタ入力
次段の帰還容量
容量オペアンプ入出力寄生
帰還容量
:::::
:,
:,
n
L
m
oL
popi
fs
iR
TrgC
CC
CC
22
スイッチのオン抵抗ノイズ
サンプリングされたノイズが出力端に移動
( )( )fs
Rnfsn
CCkTVCCQ
+=
+= 2222
22
f
nnsw C
Qv =
サンプリングされるノイズ電荷 出力端に現れるノイズ電力
Cs Cf
Ron
VRn
Qn
CkTv M
nsw 22 =∴
23
ノイズ解析
後段をすべて1bit構成と仮定して入力に換算
全体の入力換算ノイズ
222_ nswnoptotout vvV +=
1bit 2bit 3bit 4bit 5bit
α 2.89 1.50 0.77 0.39 0.20
・係数が1bitごとに約1/2・必要なトータル容量は変わらない。
初段の出力換算ノイズ
M
t
Btotin C
TkV 22_ α=
結局、kT/Cノイズの係数倍で表される。
※トータル容量 ( )CC Mt 2=
24
容量値算出
容量ミスマッチは誤差補正可能なので不可避なノイズでの容量値を採用
初段サンプリング容量はビット構成に依らない
0.001
0.01
0.1
1
10
100
1000
10000
0 1 2 3 4 5 6初段ビット数
トー
タル
容量
[pF]
ノイズ
ミスマッチ(DNL)
8bit
10bit
16bit
14bit
12bit
25
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
26
性能モデル
βπ L
mclosed C
gGBW2
=
2
1
1
p
sω
+
オペアンプの出力抵抗
コンダクタンスオペアンプのトランス
次段の帰還容量
容量オペアンプ入出力寄生
帰還容量
:::
:,
:,
L
m
oL
popi
fs
RgC
CC
CC
27
1bit2bit3bit4bit5bit
1
10
100
1000
1.E+01 1.E+02 1.E+03 1.E+04 1.E+05
オペアンプ初段消費電流[uA]
変換
周波
数[M
Hz]
速度検討(12bit)算出した容量値をもとにマルチビット型での変換周波数を検討低速な領域ではマルチビット構成のほうが消費電流が小さい
13
+−≤
MNGBWf closed
s12ビット構成
マルチビットが高速な領域
28
1bit2bit3bit4bit5bit
0.1
1
10
100
1000
1.E+01 1.E+02 1.E+03 1.E+04 1.E+05
オペアンプ初段消費電流[uA]
変換
周波
数[M
Hz]
速度検討(14bit)
14ビット構成
・サンプリングする容量が大きいため100mAの電流でも変換周波数が飽和しない
29
発表内容
1.マルチビット構成概要2.検討事項
-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出
3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係-βとCL
30
0
0.1
0.2
0.3
0.4
0.5
0.6
10 100 1000 10000 100000オペアンプ消費電流[uA]
帰還
係数
β
1bit
2bit
3bit
4bit
5bit
帰還係数β
Mt
piMpifs
f
CCCCC
C
2
2
1
+≅
++=β Cpiの増大による
影響
電流が大きくなるとオペアンプのTrが大きくなるので寄生容量が増す
31
0.1
1
10
100
10 100 1000 10000 100000
オペアンプ消費電流[uA]
負荷
容量
CL[p
F]
1bit2bit3bit4bit5bit
負荷容量CL
( ) ( )piSf
piSfSfMpoL CCC
CCCCCCC
++
++++=
21
寄生容量が増大
入力寄生容量は打ち消す
出力寄生容量の効果が支配的
32
0
0.05
0.1
0.15
0.2
10 100 1000 10000 100000
オペアンプ消費電流[uA]
β/C
L[/
pF]
1bit2bit3bit4bit5bit
β/CL
L
mclosed C
gGBWπβ
2=β/CLは変換アーキテクチャで決まり
GBWに影響する重要なファクタ
低速な範囲ではマルチビットの方が低消費電流
5bit 4bit 3bit 2bit 1bit
33
まとめ
オペアンプ
・オペアンプの利得はシングルビット構成と同程度
容量
・ミスマッチ誤差が緩和され、DNL特性が改善・INLはビット構成では変化しない
・ノイズにより決まる容量値ではトータルのサンプリング容量がビット構成に依らない
消費電流と速度
・低消費電流な領域ではマルチビット構成のほうが高速・高速化には不向き・14bit以上の分解能では、マルチビット構成が有利
マルチビット型パイプラインADCの性能を検討
34
ENDEND