Post on 17-Jul-2015
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 1/14
Comprobación 1Problema 1
Un sistema sencillo para hacer una votación secreta es utilizar un circuito combinacionalcuyas entradas están controladas por interruptores que puedan accionar los miembros
del jurado. La salida del circuito será 0 o 1 en función de cómo hayan puesto losinterruptores la mayoría de los miembros del jurado.El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal Atiene cuatro miembros (a, b, c, d) y el tribunal B tres (e, f, g). El veredicto será:
• El del tribunal A en caso de que en éste no se produzca empate (F2=0).• Si se produce empate en el tribunal A (F2=1), el veredicto será el del tribunal B.
Tabla 1. Tabla de la verdad para f1 y f2
a b c d f1 f2 a' a
c'1 d'
1 1d
c 1 1 1 d'
b' b b'
Figura 1. MK para f1
a' a
c'1 d'
1 1 1d
c1 1 1 1
1 1 1 d'
b' b b'
Figura 2. MK para f2
0 0 0 0 0 0 0
1 0 0 0 1 0 0
2 0 0 1 0 0 0
3 0 0 1 1 1 x(1)
4 0 1 0 0 0 0
5 0 1 0 1 1 x(1)
6 0 1 1 0 1 x(1)
7 0 1 1 1 0 1
8 1 0 0 0 0 0
9 1 0 0 1 1 x(1)
10 1 0 1 0 1 x(1)
11 1 0 1 1 0 1
12 1 1 0 0 1 x(1)
13 1 1 0 1 0 1
14 1 1 1 0 0 1
15 1 1 1 1 0 1
Figura 3. MK con maxtérminos para f1 Figura 4. MK con maxtérminos para f2
Suma de productos
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 2/14
Producto de sumas
( )( )( )( )
Expresión para NAND
Expresión para NOR
( )( )( )( )
Tabla 2. Tabla de la verdad para f3
e f g f3e' e
f'1
f 1 1 1
g' g g'
Figura 5. MK para f3
0 0 0 0 0
1 0 0 1 0
12 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1
Figura 6. MK con maxtérminos para f3
Suma de productos
Producto de sumas
Expresión NAND
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 3/14
Expresión NOR
Tabla 3. Tabla de la verdad para la salida Sf1 f2 f3 S
f1' f1
f2' 1
f'21
1 1
f3' f3 f3'
Figura 7. MK para la salida S
0 0 0 0 0
1 0 0 1 0
2 0 1 0 1
3 0 1 1 1
4 1 0 0 0
5 1 0 1 1
6 1 1 0 0
7 1 1 1 1
Figura 8. MK con maxtérminos para S
Suma de productos
Producto de sumas
Expresión NAND
Expresión NOR
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 4/14
Figura 9. Circuito Parte 1 con compuertas convencionales
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 5/14
Figura 10. Circuito Parte 1 con compuertas NAND
VCC
5V
J1
Tecla = A
J2
Tecla = B
J3
Tecla = C
J4
Tecla = D
U1
NAND2
U2
NAND2
U3
NAND2
U4
NAND2
U5
NAND4U6
NAND4
U7
NAND4U8
NAND4
U9
NAND4U10
NAND4
U11
NAND6
X1
2.5 V
U12
NOT
U13
NAND2
U14
NAND2
U15
NAND2
U16
NAND2
U17
NAND2
U18
NAND5
X2
2.5 V
VCC
5V
J5
Tecla = A
J6
Tecla = A
J7
Tecla = A
U19
NAND2
U20
NAND2
U21
NAND2
U22
NAND3
X3
2.5 V
F3
U23
NAND2
U24
NAND2 U25
NAND2
X4
2.5 V
F1
F2
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 6/14
Figura 11. Circuito parte 1 con compuertas NOR
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 7/14
Problema 2
Diseñar el circuito que representa la figura indicada, este está constituido porcuatro interruptores a, b, c y d, en cuyas posiciones de activados introduce unnivel 1 a las respectivas entradas del bloque A.
Las salidas del bloque A cumplen las siguientes normas:
F1 se activa con un 1 cuando existen dos interruptores no contiguos queestén desactivados.
o Por razones de seguridad, si a=1, b=0, c=0, d=1, implicará que F1=1.o También a=0, b=1, c=1, d=0, implicará que F1=0.
F2 se activa con 1 cuando hay dos ó más interruptores activados.
F3 se activa con 1 cuando hay alguno de los interruptores extremosactivados.
Las salidas del bloque A se encuentran conectadas a tres pequeños pilotos P1, P2
y P3, así como a las entradas del bloque B.Por último, las salidas del bloque B representan la codificación en binario delnúmero de pilotos encendidos que hay en su entrada.
Se desea la implementación con puertas lógicas de los bloque A y B
a
b
c
d
P1 P2 P3
AB
x1
x2
F1
F2
F3
V+
1. Realizar todo el procedimiento necesario para obtener el circuito con
compuertas combinacionales.2. Realizar el circuito con un solo tipo de compuertas escogiendo el que
resulte mas económico.3. Realizar el circuito en algún software donde se pueda simular, Matlab u otro
software.
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 8/14
Tabla 4. Tabla de la verdad para las funciones del bloque A
a b c d f1 f2 f3
0 0 0 0 0 1 0 0
1 0 0 0 1 1 0 1
2 0 0 1 0 1 0 0
3 0 0 1 1 0 1 1
4 0 1 0 0 1 0 0
5 0 1 0 1 1 1 1
6 0 1 1 0 0 1 0
7 0 1 1 1 0 1 1
8 1 0 0 0 1 0 1
9 1 0 0 1 1 1 1
10 1 0 1 0 1 1 1
11 1 0 1 1 0 1 1
12 1 1 0 0 0 1 1
13 1 1 0 1 0 1 1
14 1 1 1 0 0 1 1
15 1 1 1 1 0 1 1
Figura 10. MK para f1 Figura 11. MK para f2
Figura 12. MK para f3
Suma de productos para las funciones f1, f2 y f3
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 9/14
Tabla 5. Tabla de la verdad para las funciones del bloque B
Figura 13. MK para x1 Figura 14. MK para x2
Suma de productos para las funciones x1 y x2
Utilizando las ecuaciones de f1, f2, f3, x1 y x2 podemos obtener las funciones pararealizar el circuito utilizando solo compuertas NAND.
̅ ̅ ̅ ̅̿
(̅ )( ̅ )( ̅ )̅
Expresión NAND para f1
̿
( )( )( ) ( )( )
Expresión NAND para f2
( ̅)()( ̅)̅(̅)(̅ ̅)
̿
Expresión NAND para f3
( ̅ )
Expresión NAND para x1
( )( )( )
̿
( )( )( )( )
Expresión NAND para x2
( )( )( )
f1 f2 f3 x1 x2
0 0 0 0 0 0
1 0 0 0 0 1
2 0 0 1 0 13 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 1 0
7 0 1 1 1 1
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 10/14
Figura 15. Mapa de Karnaugh para f1
Figura 16. Mapa de Karnaugh para f2
Figura 17. Mapa de Karnaugh para f3
Figura 18. Mapa de Karnaugh para x1
Figura 19. Mapa de Karnaugh para x2
Ahora bien, de los mapas de Karnaugh podemos obtener los productos de sumas y con ellos
conseguir las funciones para realizar el circuito solo con compuertas NOR
̿
Expresión NOR para f1
( ) ( ) ( )
( ̅)( ̅)( ̅ ̅)( ̅ ̅)̿
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 11/14
Expresión NOR para f2
( ̅ ) ( ̅ ) ( ̅ ̅ )( ̅ ̅ )
( ̅)
Expresión NOR para f3
̅̿
( ̅ ̅)( ̅ ̅)( ̅ ̅)̿
Expresión NOR para x1
( ̅ ̅ )( ̅ ̅ )( ̅ ̅ )
( ̅ ̅ ̅)( ̅)( ̅)( ̅)̿
Expresión NOR para x2
( ̅ ̅ ̅ )( ̅ )( ̅ )( ̅ )
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 12/14
Figura 20. Circuito parte 2 con compuertas convencionales
J1
Tecla = Z
VCC
5V
U1
AND3
U2
AND3
U3
NOT
U4
OR4
U5
OR6
U6
OR2
J2
Tecla = X
J3
Tecla = C
J4
Tecla = V
U7
NOT
U8
NOT
U9
NOT
F1
U10
AND3
U11
AND2
U12
AND2
U13
AND2
U14
AND2
U15
AND2
U16
AND2
U17
AND3
F2
F3
U18
AND3
U19
AND3
U20
AND3
U21
AND3
U22
NOT
U23
NOT
U24
NOT
U25
OR4
X1
2.5 V
X2
2.5 V
X3
2.5 V
X4
2.5 V
U26
AND2
U27
AND2
U28
AND2
U29
OR3
X5
2.5 V
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 13/14
Figura 21.Circuito parte 2 con NAND
5/14/2018 Comprobación 1 - slidepdf.com
http://slidepdf.com/reader/full/comprobacion-1 14/14
Figura 22. Circuito parte 2 con NOR