Post on 04-Oct-2018
Circuitos LógicosCapítulo 7 e 8 – Flip-Flops e Dispositivos Correlatos
Prof. Erivelton Geraldo Nepomucenohttp://www.ufsj.edu.br/nepomuceno
nepomuceno@ufsj.edu.br
São João del-Rei, outubro de 2015.
UNIVERSIDADE FEDERAL DE SÃO JOÃO DEL REI
Tópicos da aula – capítulo 7
7.0 Introdução
7.1 Importância de circuitos com memória
7.2 Circuitos biestáveis, monoestáveis e astáveis
7.3 Flip-flops e latches
2/117
UNIVERSIDADE FEDERAL DE SÃO JOÃO DEL REI
7.1 Importância dos circuitos com memória
• Guardar informação
3/117
Circuitos Lógicos: Capítulo 7 e 8
7.2 Circuitos Biestáveis, Monoestáveis e Astáveis7.2.1 Circuitos Biestáveis
• Possuem dois estados de repouso
4/117
Circuitos Lógicos: Capítulo 7 e 8
t
1
7.2 Circuitos Biestáveis, Monoestáveis e Astáveis7.2.1 Circuitos Biestáveis
• Possuem dois estados de repouso
5/117
Circuitos Lógicos: Capítulo 7 e 8
t
1
7.2 Circuitos Biestáveis, Monoestáveis e Astáveis7.2.2 Circuitos Monoestáveis
• Possuem apenas um estado de repouso
6/117
Circuitos Lógicos: Capítulo 7 e 8
tt0
t1
1
7.2 Circuitos Biestáveis, Monoestáveis e Astáveis7.2.3 Circuitos Astáveis
• Não possuem estado de repouso
7/117
Circuitos Lógicos: Capítulo 7 e 8
t
t0
t1
1
T
7.3 Flip-flop - Latch - NOR
8/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Latch - NOR
9/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Latch - NOR
10/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Latch - NOR
11/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Latch - NOR
12/117
Circuitos Lógicos: Capítulo 7 e 8
LATCHS
R
Q
NOT Q
7.3 Latch - NOR
13/117
Circuitos Lógicos: Capítulo 7 e 8
LATCH0
0
0
1
Presente
7.3 Latch - NOR
14/117
Circuitos Lógicos: Capítulo 7 e 8
LATCH0
0
0
1
?
?
Presente Futuro
7.3 Latch - NOR
15/117
Circuitos Lógicos: Capítulo 7 e 8
Q : Estado presenteQ+: Estado seguinte
7.3 Latch - NOR
16/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
?
?
Presente Futuro
7.3 Latch - NOR
17/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
?
?
Presente Futuro
1
7.3 Latch - NOR
18/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
?
?
Presente Futuro
1
0
7.3 Latch - NOR
19/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
?
?
Presente Futuro
1
0
0
7.3 Latch - NOR
20/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
?
?
Presente Futuro
1
0
0 1
7.3 Latch - NOR
21/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0
0
1
0
1
Presente Futuro
1
0
0 1
7.3 Latch - NOR
22/117
Circuitos Lógicos: Capítulo 7 e 8
0
1
0
1
Presente Futuro
=
23/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
7.3 Latch - NOR
7.3 Latch - NOR
24/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0
1
0
1
Presente Futuro
1
0
0 1
25/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1
1
0
?
?
Presente Futuro7.3 Latch - NOR
7.3 Latch - NOR
26/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1
1
0
?
?
Presente Futuro
0
7.3 Latch - NOR
27/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1
1
0
?
?
Presente Futuro
0
0
7.3 Latch - NOR
28/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1
1
0
?
?
Presente Futuro
0
0 1
7.3 Latch - NOR
29/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1
1
0
0
1
Presente Futuro
0
0 1
7.3 Latch - NOR
30/117
Circuitos Lógicos: Capítulo 7 e 8
1
0
0
1
Presente Futuro
31/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
7.3 Latch - NOR
7.3 Latch - NOR
32/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1
0
0
1
Presente Futuro
0
0 1
33/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0
0
1
?
?
Presente Futuro7.3 Latch - NOR
34/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0
0
1
?
?
Presente Futuro7.3 Latch - NOR
0
35/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0
0
1
?
?
Presente Futuro7.3 Latch - NOR
0
0
36/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0
0
1
?
?
Presente Futuro7.3 Latch - NOR
0
01
37/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0
0
1
1
0
Presente Futuro7.3 Latch - NOR
0
01
7.3 Latch - NOR
38/117
Circuitos Lógicos: Capítulo 7 e 8
0
1
1
0
Presente Futuro
39/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
7.3 Latch - NOR
40/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
0
1
1
0
Presente Futuro7.3 Latch - NOR
0
01
41/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
1 1
-
-
?
?
Presente Futuro7.3 Latch - NOR
42/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
1 1
-
-
?
?
Presente Futuro7.3 Latch - NOR0
43/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
1 1
-
-
?
?
Presente Futuro7.3 Latch - NOR 0
0
44/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
1 1 0* 0*
-
-
0
0
Presente Futuro7.3 Latch - NOR0
0
7.3 Latch - NOR
45/117
Circuitos Lógicos: Capítulo 7 e 8
Q = NOT Q !
NÃO PERMITIDO!
46/117
Circuitos Lógicos: Capítulo 7 e 8
SET RESET Q+ NOT Q+
0 0 Q NOT Q
0 1 0 1
1 0 1 0
1 1 NP NP
-
-
-
-
Presente Futuro7.3 Latch - NOR
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
47/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
48/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
49/117
Circuitos Lógicos: Capítulo 7 e 8
S R Q
1 1 Q
0 1 1
1 0 0
0 0 NP
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
50/117
Circuitos Lógicos: Capítulo 7 e 8
S R Q
1 1 Q
0 1 1
1 0 0
0 0 NP
7.3 Flip-Flops e Latches7.3.1 O Latch
51/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito alternativo:
52/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito alternativo:
53/117
Circuitos Lógicos: Capítulo 7 e 8
S R Q
0 0 Q
1 0 1
0 1 0
1 1 NP
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito alternativo:
54/117
Circuitos Lógicos: Capítulo 7 e 8
S R Q
0 0 Q
1 0 1
0 1 0
1 1 NP
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
55/117
Circuitos Lógicos: Capítulo 7 e 8
S
habilita
R
7.3 Flip-Flops e Latches7.3.1 O Latch
• Considere o circuito:
56/117
Circuitos Lógicos: Capítulo 7 e 8
S
habilita
R
Habilita S R Q
0 0 0 Q
0 1 0 Q
0 0 1 Q
0 1 1 Q
1 0 0 Q
1 1 0 1
1 0 1 0
1 1 1 NP
7.3 Flip-Flops e Latches7.3.1 O Latch (aplicação)
• Considere o circuito:
57/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch (aplicação)
• Considere o circuito:
58/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.1 O Latch (aplicação)
• Exercício: Determine a saída em cada caso.
59/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
60/117
Circuitos Lógicos: Capítulo 7 e 8
S
habilita
R
Habilita S R Q
0 0 0 Q
0 1 0 Q
0 0 1 Q
0 1 1 Q
1 0 0 Q
1 1 0 1
1 0 1 0
1 1 1 NP
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• O sinal de “Clock”
61/117
Circuitos Lógicos: Capítulo 7 e 8
habilita
Habilita S R Q
0 0 0 Q
0 1 0 Q
0 0 1 Q
0 1 1 Q
1 0 0 Q
1 1 0 1
1 0 1 0
1 1 1 NP
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• O sinal de “Clock”
62/117
Circuitos Lógicos: Capítulo 7 e 8
Clock
Clock S R Q
0 0 Q0
1 0 Q0
0 1 Q0
1 1 Q0
0 0 Q0
1 0 1
0 1 0
1 1 NP
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• O sinal de “Clock”
63/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
64/117
Circuitos Lógicos: Capítulo 7 e 8
Habilita S R Q
0 0 0 Q
0 1 0 Q
0 0 1 Q
0 1 1 Q
1 0 0 Q
1 1 0 1
1 0 1 0
1 1 1 NP
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
65/117
Circuitos Lógicos: Capítulo 7 e 8
Clk S R Q
0 0 Q
1 0 Q
0 1 Q
1 1 Q
0 0 Q
1 0 1
0 1 0
1 1 NP
66/117
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
67/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
68/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Considere o circuito:
69/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Determine a tabela verdade para o circuito:
70/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Determine a tabela verdade para o circuito:
71/117
Circuitos Lógicos: Capítulo 7 e 8
72/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop JK
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Determine a saída:
73/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Determine a saída:
74/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Flip-Flop Tipo D
75/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Flip-Flop Tipo D
76/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.2 O Flip-Flop
• Flip-Flop Tipo D
77/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.3 Entradas Assíncronas
78/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.3 Entradas Assíncronas
79/117
Circuitos Lógicos: Capítulo 7 e 8
80/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.3 Entradas Assíncronas
• Determine a forma de onda da saída.
7.3 Flip-Flops e Latches7.3.3 Entradas Assíncronas
• Determine a forma de onda da saída.
81/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização– Tempo de setup
• tS
– Tempo de hold• t
H
– Atraso de propagação• t
PHL ; t
PLH
– Freqüência máxima de clock• f
MAX
– Tempos de duração do pulso de clock• t
W(H) ; t
W(L)
82/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Tempo de setup ts
83/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Tempo de setup tH
84/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Parâmetros de temporização
85/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Atraso de propagação
86/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Atraso de propagação
87/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Atraso de propagação
88/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Determine a forma de onda da saída, considere o tempo de hold nulo.
89/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.1 Parâmetros de temporização
• Determine a forma de onda da saída, considere o tempo de hold nulo.
90/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Sincronização de flip-flops
• Necessidade de evitar resultados indesejados ou indeterminados provenientes de uma ação assíncrona
91/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Sincronização de flip-flops
• Necessidade de evitar resultados indesejados ou indeterminados provenientes de uma ação assíncrona
92/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Sincronização de flip-flops
• Necessidade de evitar resultados indesejados ou indeterminados provenientes de uma ação assíncrona
93/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Sincronização de flip-flops
• Solução
94/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Armazenamento e Transferência de Dados
• Além da possibilidade de armazenamento existe a necessidade de transmissão da informação!
95/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.2 Armazenamento e Transferência de Dados
• Além da possibilidade de armazenamento existe a necessidade de transmissão da informação!
– Transferência assíncrona
96/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.6 Armazenamento e Transferência de Dados
• Além da possibilidade de armazenamento existe a necessidade de transmissão da informação!
– Transferência assíncrona
97/117
Circuitos Lógicos: Capítulo 7 e 8
8 Flip-Flops e Latches8.3 Armazenamento e Transferência de Dados
• Além da possibilidade de armazenamento existe a necessidade de transmissão da informação!
– Transferência Síncrona
98/117
Circuitos Lógicos: Capítulo 7 e 8
7.3 Flip-Flops e Latches7.3.6 Armazenamento e Transferência de Dados
• Além da possibilidade de armazenamento existe a necessidade de transmissão da informação!
– Transferência Síncrona
99/117
Circuitos Lógicos: Capítulo 7 e 8
100/117
Circuitos Lógicos: Capítulo 7 e 8
• Determine o comportamento de Q0, Q
1 e Q
2 do
circuito mostrado na Figura C1.
• Determine o comportamento de Q0, Q
1 e Q
2 do
circuito mostrado na Figura C1.
101/117
Circuitos Lógicos: Capítulo 7 e 8
• Determine o comportamento de Q0, Q
1 e Q
2 do
circuito mostrado na Figura C1.
102/117
Circuitos Lógicos: Capítulo 7 e 8
103/117
Circuitos Lógicos: Capítulo 7 e 8
8.4 Contadores• Com flip-flops é possível construir circuitos
divisores de freqüência, contadores e temporizadores!
104/117
Circuitos Lógicos: Capítulo 7 e 8
Diagrama de transição de estados.
8.4 Contadores• Com flip-flops é possível construir circuitos
divisores de freqüência, contadores e temporizadores!
• Módulo de um contador
É o número de estados da seqüência de contagem!
105/117
Circuitos Lógicos: Capítulo 7 e 8
8.4 Contadores• Exercício: considere um circuito composto por 6
flip-flops conectados como na Figura E1.
• Determine o módulo do contador
• Qual a freqüência de saída no último flip-flop para um clock de 1MHz
• Se o estado inicial é 000000 qual será o estado após 129 pulsos de clock?
106/117
Circuitos Lógicos: Capítulo 7 e 8
Figura E1
8.5 Dispositivos Schmitt-trigger• Problema: Circuitos com transição lenta de níveis!
107/117
Circuitos Lógicos: Capítulo 7 e 8
8.5 Dispositivos Schmitt-trigger• Problema: Circuitos com transição lenta de níveis!
108/117
Circuitos Lógicos: Capítulo 7 e 8
8.5 Dispositivos Monoestáveis• Multivibradores Monoestáveis
109/117
Circuitos Lógicos: Capítulo 7 e 8
7.5 Dispositivos Monoestáveis• Problema: Circuitos com transição lenta de níveis!
110/11710:11
Circuitos Lógicos: Capítulo 7 e 8
8.5 Dispositivos Monoestáveis• Redisparável X Não redisparável
111/117
Circuitos Lógicos: Capítulo 7 e 8
8.6 Circuitos Geradores de Clock• O Temporizador 555
112/117
Circuitos Lógicos: Capítulo 7 e 8
V+
V-
Vo
8.6 Circuitos Geradores de Clock• O Temporizador 555
113/117
Circuitos Lógicos: Capítulo 7 e 8
V+
V-
Vo
8.6 Circuitos Geradores de Clock• O Temporizador 555
114/117
Circuitos Lógicos: Capítulo 7 e 8
8.6 Circuitos Geradores de Clock• O Temporizador 555 (monoestável)
115/117
Circuitos Lógicos: Capítulo 7 e 8
8.6 Circuitos Geradores de Clock• O Temporizador 555 (monoestável)
116/117
Circuitos Lógicos: Capítulo 7 e 8
8.6 Circuitos Geradores de Clock• Gerando clock utilizando um dispositivo Schmitt-
trigger
117/117
Circuitos Lógicos: Capítulo 7 e 8