Post on 05-Jan-2016
description
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#1
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
CAD-Tools für den Entwurf von HF-Front-End Schaltungen
HF-Front-EndsEntwurfsmethodik für integrierte Höchstfrequenzsysteme
zukunftsorientierter Kommunikationstechniken
Förderprojekt im Rahmen des SSE-Verbundes
Förderkennzeichen 01M3040
Öffentlicher Abschlußworkshop
Projektübersicht und Ergebnisse
Referent: Ulrich Seeling (ulrich.seeling@atmel-wm.com)
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#2
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Motivation/Projektziele
• Geringe Abdeckung folgender Themengebiete zu Projektstart:– Berücksichtigung hoher Frequenzen (Wichtig für
Mobilkommunikation)– Zusammenarbeit zwischen System- und Schaltungsentwicklern
• Projektziele– Entwicklung eines Designflows zusammen mit einer Entwurfsmethodik
und einer verbesserten CAD-Umgebung, die den besonderen Bedürfnissen der HF-Technik im Bereich der Mobilkommunikation gerecht werden.
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#3
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Projektpartner
• Atmel, Heilbronn
• Nokia, Bochum
• Melexis, Erfurt
• Cadence, Haar
• Fraunhoferinstitut Dresden
• TU Dresden
• TU Braunschweig
Projektlaufzeit 3,5 Jahre (Mai 1997 - November 2000)
SystemanbieterNokia
IC - HäuserAtmel, Melexis
CAD - AnbieterCadence
Forschungs-einrichtungen
TU Braunschweig,TU Dresden
FhG EAS Dresden
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#4
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Highlights
• Optimierung des Designflows durch– Pegelplantool
– HF-Modellschablonen
– Berücksichtigung technologischer Schwankungen
– Modellanpassung, Charakterisierungswerkzeuge/-umgebung
– Auswahlverfahren für Analog Re-Use
– Einfache Gehäusemodellierung
– Verbindung zur Systemsimulation mittels „k-Modellen“
• 2 Demonstratoren– Direct-Conversion-Receiver für UMTS-System (UMTS-Demonstrator)
– HF-Schaltkreis zur Datenkommunikation in Gebäuden (KMU-Demonstrator)
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#5
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Optimierung des Designflows
• Verbesserung des Entwurfablaufes bei HF-Schaltungen durch – Frühzeitige Verwendung rechnergestützter Verfahren.
• Schnelle Abschätzung von Systemalternativen und deren Strukturierung durch Verwendung unterschiedlicher Abstraktionsebenen.
– Durchgängigen Designflow
• Pegelplan“simulation“
• Simulation der Blockmodelle (Hochsprache = angepaßte HF-Modellschablonen)
• Verifikation durch Charakterisierungsumgebung (automatisiert)
• Auswahl aus vorhandenem IP mittels „unscharfem“ Auswahlverfahren
• Anbindung an DSP-System über k-Modelle
– Hilfestellung zur Kommunikation zwischen System- und Schaltungsentwicklung
• Spezifikation mit Pegelplan
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#6
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Pegelplantool
Number of stages: 8 Diel. BPF LNA Split loss I/Q M ixer BB Filter 1 BB Am p 1 BB Filter 2 BB Am p 2nom. 1 nom. 2 nom. 3 nom. 4 nom. 5 nom. 6 nom. 7 nom. 8 nom.
Center frequency [MHz] 2000 2,5
Reference resistance [Ohm] 50 50 50 50 200 200 200 200 1000Signal voltage [µVrms] 11,21 8,4 47,26 33,46 158,68 89,23 355,23 355,23 7,94E+05Signal power [dBm] -86 -88,5 -73,5 -76,5 -69, -74, -62, -62, -2,
Voltage gain of stage -2,5 15 -3 13,521 -5 12 0 66,99Power gain of stage -2,5 15 -3 7,5 -5 12 0 60
Noisefigure of stage [dB] 2,5 2 3 12 5 6 0 10Addit ional noisefigure [lin] 0,7783 0,5849 0,9953 14,849 2,1623 2,9811 0 9
Cascaded powergain [dB] 0 -2,5 12,5 9,5 17, 12, 24, 24, 84,Cascaded powergain [ lin] 1,00E+00 5,62E-01 1,78E+01 8,91E+00 5,01E+01 1,58E+01 2,51E+02 2,51E+02 2,51E+08Cascaded noisefigure [dB] 0 2,5 4,5 4,59 6,57 6,61 6,79 6,79 6,82Cascaded noisefigure [lin] 1 1,78 2,82 2,87 4,54 4,58 4,77 4,77 4,81Noiselevel [dBm/Hz] -173,98 -173,98 -156,98 -159,89 -150,41 -155,37 -143,19 -143,19 -83,16Cascaded noisetemperature [K] 2,90E+02 2,90E+02 1,45E+04 7,43E+03 6,60E+04 2,11E+04 3,48E+05 3,48E+05 3,50E+11Cascaded noiselevel [dBm] -106,99 -106,99 -89,99 -92,9 -83,42 -88,38 -76,2 -76,2 -16,17Cascaded S/N [dB] 20,99 18,49 16,49 16,4 14,42 14,38 14,2 14,2 14,17
Inp. 1dB CP of stage [dBm] 100 -10 100 0 100 5 100 -48Inp. 1dB CP of stage [mW ] 1E+10 0,1 1E+10 1 1E+10 3,1623 1E+10 2E-05Cascaded input P1dB [mW ] 1E+99 1E+10 0,177828 0,177828 0,068795 0,068795 0,051157 0,051157 6,31E-08Cascaded input P1dB [dBm] 990 100, -7,5 -7,5 -11,62 -11,62 -12,91 -12,91 -72,Compression warning Ok Ok Ok Ok Ok Ok Ok Ok
Output IP2 of stage [dBm] 100 100 100 60 100 60 100 20Cascaded output IP2 [dBm] 1,00E+03 100, 98,58 91,49 59,9 54,85 56,75 56,69 20,Cascaded input IP2[dBm] 102,5 86,08 81,99 42,9 42,85 32,75 32,69 -64,
Output IP3 of stage [dBm] 100 15 100 22 100 10 100 20Cascaded output IP3 [dBm] 1,00E+03 100, 15, 12, 17,56 12,56 9,85 9,85 20,Cascaded input IP3 [dBm] 102,5 2,5 2,5 0,56 0,56 -14,15 -14,15 -64,
Selectivity contribution [dB] 0 0, 0, 0, 0, 0, 0, 0, 0, 180, 180, 0, 180, 180, 360, 0, 360,Select. output IP3 of stage [dBm] 100, 15, 100, 22, 100, 190, 280, 380,Casc. selective output IP3 [dBm] 1,00E+03 100, 15, 12, 17,56 12,56 24,56 24,56 84,56Casc. selective input IP3 [dBm] 102,5 2,5 2,5 0,56 0,56 0,56 0,56 0,56IM generatorlevel [dBm] -15, -17,5 -2,5 -5,5 2, -3, 9, 9, 69,IM3 contribution of stage -15, -17,5 -2,5 -5,5 2, -3, 9, 9,Selective IM3 level [dBm] -15, -11,48 7,04 6,54 15,98 12,56 25,9 27,06 88,08Selective IM3 level [dBc] 71, 77,02 80,54 83,04 84,98 86,56 87,9 89,06 90,08
TEMIC-DECT
Changesymbol
Add newstage
Removestage
Signalfreq. [MHz]
Antennatemp. [K]Bandwidth [Hz]
IM3 offset [kHz]
Required S/N [dB] Achieved Biterror
Input IM3D [dBm]IM source [dBm]
Demodulator:
Sensit ivityMDS [dBm]
Output IM3D Achieved S/N [dB]
Loss [dB] SFDR [dB]Simulationexport
T oleranceon / off
Recalculate
2000500000290
5000-15
0-15
0 6,715E+1-1,002E+2-1,002E+29,008E+17,31E-4
1,417E+1Nom
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#7
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Pegelplantool - Einsatzgebiete
• Schnelle Abschätzung der Spezifikation mit durchgängiger Berechnung der wichtigsten HF-Eigenschaften
• Individuelle Anordnung der betrachteten Schaltungsblöcke• Blöcke mit vordefiniertem Spezifikationsrahmen• Eingebaute Plausibilitätsprüfungen• Schneller Variantenvergleich möglich• Anbindung an Simulator durch Export der Blöcke
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#8
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
HF-Modellschablonen
• PLL
• VCO
• Teiler
• Mischer
• Modulatoren
• LNA
• Poweramplifier
• active Balun
• Filter
Die Aufgabenstellung gibt die Modellierung verschiedener Modellschablonen vor:
Erstellung der Modelle in HDL-A und SpectreHDL für unterschiedliche Simulatoren
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#9
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Berücksichtigung technologischer Schwankungen
• Aus statistischen Modelldaten werden die Korrelationen und Schwankungen der HF-Kenngrößen ermittelt.
• Diese Schwankungen können mit guter Genauigkeit in Polynome abgebildet und in die HF-Modellschablonen integriert werden.
CPi
0,00,51,01,52,02,53,03,54,04,5
-21,
40
-21,
36
-21,
32
-21,
28
-21,
24
-21,
20
-21,
16
-21,
12
-21,
08
-21,
04
-21,
00
-20,
96
-20,
92
-20,
88
-20,
84
-20,
80
-20,
76
-20,
72
-20,
68
-20,
64
-20,
60
-20,
56
dBm
CPi = -2.099391e+01 + 5.950877e-02 * Rsbi * Rsbi + 9.727273e-02 * Rsbi + -8.110776e-03 * Rsqh * Rsbi + -5.923607e-03 * Rsqh * Rsqh + -3.857339e-03 * Rsqh + 1.165066e-03 * Dsp * Rsbi +
... -4.444901e-05 * Wtol * Rsbi + -6.409128e-04 * Wtol * Rsqh + -9.695455e-05 * Wtol * Dsp + 1.921297e-03 * Wtol * Qcx + -9.194857e-03 * Wtol * Rsql + 3.985980e-03 * Wtol * Wtol + 3.709403e-03 * Wtol;
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#10
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Schaltung
Testbench
Simulation Messung
direkteBerechnung
Modell mit aktuellenParametern
Parameterermittlung
Optimierung
Modelldokumentationmit Vergleich (Modellgüte)
Analyse
Regelwerk
Modellschablonenmit freienParametern
Ablauf-steuerung Scripts SimPilot
weitereEigenschaften
Testbench
Verhaltensmodell
Charakterisierungsumgebung:Simulator mit GUI
Transistorschaltung
Modellanpassung
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#11
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Charakterisierungswerkzeuge
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#12
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Auswahlverfahren für Analog Re-Use
• Vergleich von Daten bereits entworfener Schaltungen mit der Spezifikation einer neuen Schaltung.
• „Unscharfes“ Bewertungsverfahren
• Kombination mit Web-basiertem Dokumentationssystem ermöglicht effizientes Ablegen und Suchen/Vergleichen.
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#13
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Einfache Gehäusemodellierung
Einfluss des Verkapselungsmaterials auf eine open-KonfigurationSimulation: ohne und mit VerkapselungsmaterialMessung: ohne und mit Verkapselungsmaterial
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#14
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Verbindung zur Systemsimulation• K-Modell: Mathematisches Modell zur Abbildung von linearen und nichtlinearem
Verhalten von Front-Ends• Anbindung an Datenflußsimulator SPW• Extraktion der K-Modelle aus Schaltung mittels SpectreRF• Bisherige Vergleiche mit detaillierten Analogsimulationen zeigen geringe Abweichungen• Bei UMTS-Demonstrator Vergleich Simulation vs. Messung
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#15
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Demonstratoren I
Überprüfung verschiedener Projektergebnisse (Pegelplan, parametrisierte HF-Modellschablonen, Generierung von k-Modellen, Gehäuse-modellierung, ...) anhand zweier Demonstratoren.
KMU-Demonstrator
Chipfoto UMTS-Demonstrator
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#16
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Demonstratoren II
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#17
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Verwertungsmatrix
Entwurfs-methodik
Pegelplan-Tool
HF-Modell-schablonen
HF Charakterisie-rungsumgebung
Dokumentati-onsschema
Schaltungs-auswahl
k-Modelle Verifikation anDemonstratoren
TEMIC Ersteller Ersteller Ersteller Nutzung geplant Nutzer Nutzung ge-plant
Nutzunggeplant
Ersteller
Nokia Ersteller Nutzer Nutzer Nutzung geplant Nutzer Ersteller Nutzer ErstellerThesys Ersteller Nutzer Nutzer ErstellerCadence Ersteller Nutzer Ersteller (rf-
Lib)Ersteller Ersteller Nutzer
TU D Ersteller Nutzer Ersteller Nutzer Ersteller Nutzer ErstellerTU BS Ersteller Nutzer Ersteller Ersteller Ersteller NutzerFhG/EAS Ersteller Nutzer Ersteller Ersteller Nutzer Nutzer
Cadence Verwen-dung ge-plant
Verwendungdes Kon-zepts wirdderzeit ge-prüft
Interesse anVerwendungder erstelltenModellscha-blonen
Verwendung ge-plant
Prüfung der kommerziellen Ver-wendbarkeit
Kommerzia-lisierungerfolgt
Verwendunggeplant
Tabelle: Nutzungs- bzw. Verwertungsmatrix der HF-Front-Ends Ergebnisse
"Ersteller" meint in dieser Tabelle i.d.R. auch gleichzeitig "Nutzer".Die letzte Zeile bezieht sich auf die mögliche Verwertung durch den kommerziellen Software-Anbieter.
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#18
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Öffentlichkeitsarbeit
• Web-Server– http://www.nst.ing.tu-bs.de/Projekthomepage
• Konferenzen und Seminare– 3 SSE Workshops
– Statusseminare
– Analog 99
– Abschlußpräsentation auf ITG-Workshop
• Veröffentlichte Arbeiten– Zahlreiche Präsentationen auf nationalen und internationalen Symposien und
Workshops u.a.
• Midwest Symposium on Circuits and Systems
• Radio Solution Conference '99 ,Birmingham
• International Symposium on Microelectronics and Assembly, Singapur
• Same 2000, Forum on Microelectronics, Sophia Antipolis / Aix en Provence
HF-Front-Ends AbschlußworkshopITG-Workshop, Darmstadt, 21.11.2000
#19
SSESmart System-Engineering HF-Front-Ends
Ulrich Seeling
Zusammenfassung
• Verbesserung der Durchgängigkeit von der Spezifikation über den System- bis zum Schaltungsentwurf
• Steigerung der Effektivität durch Wiederverwendungs- und Auswahlverfahren und parametrisierbare Modellbibliotheken
• Senkung des manuellen Modellierungsaufwands durch automatische Generierungsverfahren
• Erfassung und Einbeziehung parasitärer Einflüsse (vor allem Rauschen, Gehäuse, Temperatur- und Betriebsspannungsabhängigkeiten)
• Automatisierung der Parametrisierung von Systemmodellen der HF-Schaltungen durch Charakterisierungsumgebungen